[發明專利]制造諧振式傳感器的方法

有效

• 申請號: 201210510312.8
• 申請日: 2012-12-03
• 公開（公告）號: CN103130179A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 野田隆一郎;吉田隆司
• 申請（專利權）人: 橫河電機株式會社
• 主分類號: B81C1/00
• 分類號: B81C1/00;G01L9/00;G01L1/10
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 陳源;李銘

本申請要求2011年12月2日提交的日本專利申請第2011-264543號的優先權，其全部內容通過引用結合于此。

技術領域

本文中描述的實施例涉及制造諧振式傳感器的方法。

背景技術

圖6-圖17示出了相關技術的諧振式傳感器的必要部分的構成。

圖6示出了必要組件的結構，圖7-圖15示出了制造過程，圖16A和16B示出了對應于圖6的必要組件的電路，以及圖17示出了相關技術的諧振式傳感器的操作。

下面將描述制造過程。如圖7所示，氧化硅膜10a形成在n-型單晶硅襯底1上然后被圖案化。在氧化膜去除區域中通過對襯底進行底切在襯底1中形成凹槽，通過選擇性外延生長，以10¹⁸cm^-3的硼濃度在此形成p+單晶硅11。

然后，在p+單晶硅層11的表面上以3×10¹⁹cm^-3或更高的硼濃度向上生長p++單晶硅12a。p++單晶硅層12a后面作為振動梁3，以及后面在振動梁下方在當前被p+單晶硅層11占用的空間中形成間隙。然后，如圖8所示，氧化硅膜10b形成在包括p++單晶硅層12a的表面的襯底1的表面上。通過部分去除氧化硅膜10b形成的凹槽D后面將用作至襯底1的殼體4的接地部分。

然后，如圖9所示，氮化硅膜13形成在氧化硅膜10b的表面上和凹槽D的內部，然后被圖案化。后面將在當前被位于p++單晶硅層12a（振動梁3）上的氧化硅膜10b和氮化硅膜13的那些部分占用的空間中，在振動梁3上方形成間隙。電容量由這些膜的厚度以及振動梁3的面積來確定。因此，通過適當調節這些尺寸，可以優化驅動振動梁3所需的電容量和由振動梁3檢測所需的電容量。

然后，如圖10中所示，p++多晶硅14形成在整個表面上并被圖案化來形成用于犧牲層蝕刻的蝕刻液體引入孔E。p++多晶硅層14后面將用作從殼體4向電極引出的互連。該互連可以使用p++/p+單晶硅或通過在選擇性外延生長之前將雜質擴散至硅襯底1中來形成。通過使硅襯底1和互連之間的寄生電容最小化的方法來形成互連是有利的。

接下來，如圖11所示，氫氟酸通過蝕刻液體引入孔E被引入，因此，部分氮化硅膜13和部分氧化硅膜10b被去除。在至硅襯底1的連接部分中，氮化硅膜13因為其低蝕刻率被用作蝕刻阻擋層。

然后，如圖12所示，p+單晶硅層11被堿性溶液（例如，聯氨，KOH或TMAH）去除。P++單晶硅層12a和p++多晶硅14都因為其高雜質濃度而不被蝕刻。在使用堿性溶液蝕刻過程中，n-型硅襯底1可以通過對其施加1至2V的電壓而防止被蝕刻。利用在<111>方向上的單晶硅的蝕刻率為低的事實，在振動梁3的縱向上的蝕刻被阻止。

然后，如圖13所示，（由通過濺射形成的SiO₂、玻璃等制成的）密封部件15通過濺射、蒸發、CVD、外延生長等形成，因此蝕刻液體引入孔E被關閉，并且形成微小真空室5。殼體4和振動梁3之間的電絕緣可以通過例如在該步驟之前通過熱氧化作用來在振動梁3的表面上和真空室5的內表面上形成硅氧化膜而變得更穩定。在這種情況下，密封部件可以由導電材料制成。

然后，如圖14中所示，從振動梁3和殼體4引出的電互連通過對p++多晶硅層14進行圖案化來形成，并且形成了焊盤電極。

然后，如圖15所示，通過從背面減薄硅襯底1來形成隔膜。

圖16A是示出了已經通過對p++多晶硅層14進行圖案化將電互連20形成為連接到振動梁3和殼體4、以及焊盤A1電極21也已經形成的狀態的平面圖。

圖16B是包括圖6的組件的諧振式傳感器的電路示意圖。在圖16B中，Vb表示偏置電壓（恒電壓）；Vi表示驅動電壓（AC電壓）；R1和R2表示線路電阻；以及R3表示襯底電阻。C1表示振動梁3和殼體4之間的電容，C2表示寄生電容，以及C3和C4代表襯底1和互連20之間的電容。這些參數的值由互連形成方法、互連20的圖案以及其他因素決定。為了最小化這些參數的值而確定這些因素。

參考圖16B，如果振動梁3和殼體4之間的電容C1是恒定的，則輸出電流的幅值與（C1+C2）·Vi·ω成比例，其中ω是驅動電壓Vi的頻率。另一方面，當電容C1在頻率ω諧振時，增加了幅值大約與ΔC1·Vb·ω成比例的電流，其中ΔC1是由于諧振而導致的C1的變化成分。使用該電流變化來確定諧振頻率。