[發明專利]漂移區的形成方法

在審

• 申請號: 201210507599.9
• 申請日: 2012-11-30
• 公開（公告）號: CN102945809A
• 公開（公告）日: 2013-02-27
• 發明（設計）人: 令海陽;黃慶豐
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制造領域，尤其涉及一種漂移區的形成方法。

背景技術

目前，一般非對稱型MOS管，其源極不可耐高壓，只有漏極可耐高壓，而另一種對稱型MOS管，其源極和漏極均能承受高壓。因此，高壓集成電路中多數采用對稱型MOS器件。

傳統的高壓對稱型MOS管的形成方法包括：

首先，提供半導體襯底10，在所述半導體襯底10上柵極介質層20；在所述柵極介質層20上形成柵極30，如圖1所示；其中，所述柵極介質層20的厚度通常大于400埃。

接著，涂覆第一光刻膠層41，所述第一光刻膠層41覆蓋所述半導體襯底10以及所述柵極30；隨后對所述第一光刻膠層41進行曝光、顯影，暴露出所述柵極30兩側的所述柵極介質層20，如圖2所示；

接著，以所述第一光刻膠層41作為掩膜，對暴露的柵極介質層20進行刻蝕，保留一部分的柵極介質層20’；去除所述第一光刻膠層41，暴露出所述柵極30，如圖3所示；

接下來，涂覆第二光刻膠層42，并對所述第二光刻膠層42進行曝光、顯影，暴露出所述柵極30兩側的柵極介質層20’；對剩余的柵極介質層20’及所述半導體襯底10進行離子注入，形成P型漂移區（或N型漂移區）70，并去除所述第二光刻膠層42，如圖4以及圖5所示。

通常，由于在制備高電壓器件時，所述柵極介質層20的厚度超過400埃，當離子注入所述柵極介質層20以及所述半導體襯底10形成P型漂移區70（或N型漂移區70）時，柵極介質層20過厚會對離子進行一定的阻擋，會導致形成的P型漂移區70（或N型漂移區70）過淺，甚至失敗。所以需要先刻蝕去除一部分所述柵極30兩側的柵極介質層20，使離子更加容易注入至所述柵極30兩側的所述半導體襯底10形成P型漂移區70（或N型漂移區70）。

然而現有工藝中，先進行涂覆第一光刻膠層，對第一光刻膠層進行曝光、顯影處理之后，第一光刻膠層只覆蓋柵極，借助第一光刻膠層作為掩膜，再對所述柵極介質層進行刻蝕；一方面由于所述第一光刻膠層受到一定的損傷，另一方面后續進行離子注入需要重新制作光刻膠層作為掩膜只暴露出柵極兩側源漏極區域的半導體襯底，從而才可以進行離子注入，因而需要去除所述第一光刻膠層，再涂覆第二光刻膠層，對第二光刻膠層進行曝光、顯影處理之后，再進行離子注入形成P型漂移區70（或N型漂移區70）。其中，第一光刻膠層用于作為刻蝕柵極介質層的刻蝕掩膜層，第二光刻膠層用于作為離子注入的掩膜層，導致現有技術的工藝繁瑣，并且浪費耗材，增加成本。

發明內容

本發明的目的在于提出一種漂移區的形成方法，減少工藝步驟，降低生產成本。

為了實現上述目的，本發明提出一種漂移區的形成方法，包括：

提供半導體襯底；

在所述半導體襯底的表面形成柵極介質層；

在所述柵極介質層的表面形成柵極；

涂覆光刻膠層，所述光刻膠層覆蓋所述半導體襯底以及所述柵極；

對所述光刻膠層進行曝光、顯影，暴露出所述柵極兩側的柵極介質層；

以所述光刻膠層作為掩膜，刻蝕去除一部分的柵極介質層；

以所述光刻膠層作為阻擋，對剩余的柵極介質層及所述半導體襯底進行離子注入，形成漂移區。

進一步的，所述半導體襯底為N阱或P阱襯底。

進一步的，所述柵極介質層的材質為二氧化硅。

進一步的，所述柵極介質層采用化學氣相沉積工藝形成。

進一步的，所述柵極介質層的厚度大于400埃。

進一步的，剩余的柵極介質層的厚度為80～120埃。

進一步的，所述光刻膠層厚度大于20000埃。

進一步的，所述漂移區為對稱漂移區。

進一步的，所述漂移區為P型漂移區或者N型漂移區。

與現有技術相比，本發明的有益效果主要體現于：在半導體襯底上形成柵極，再涂覆光刻膠層，對所述光刻膠層進行顯影、曝光處理后，先對柵極兩側暴露出的柵極介質層進行刻蝕，保留一部分柵極介質層，再直接對剩余的柵極介質層以及其下的半導體襯底進行離子注入形成漂移區，從而簡化了工藝步驟，降低了生產成本。

附圖說明

圖1至圖5為現有技術中一漂移區形成方法的結構示意圖；

圖6為本發明一實施例中漂移區的形成方法的流程圖；

圖7至圖11為本發明一實施例中漂移區形成方法的結構示意圖。

具體實施方式