[發明專利]半導體電容器結構及其制造方法

在審

• 申請號: 201210507162.5
• 申請日: 2012-11-30
• 公開（公告）號: CN102945849A
• 公開（公告）日: 2013-02-27
• 發明（設計）人: 江紅
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L27/08
• 分類號: H01L27/08;H01L23/522;H01L21/822
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種半導體電容器結構及其制造方法。

背景技術

在現有的常見的非揮發記憶體生產工藝中，需要用到多層不同工藝步驟的多晶硅。由此發展出的多晶硅-絕緣體-多晶硅(PIP，Poly-Insulator-Poly)電容器和多晶硅-多晶硅-襯底(PPS，Poly-Poly-Substrate)電容器也被廣泛作為電容器件使用。

圖1是現有的PIP電容器的結構示意圖，包括半導體襯底100，所述半導體襯底100表面形成有淺溝槽隔離結構110；位于所述淺溝槽隔離結構110表面的第一介質層120；位于所述第一介質層120表面的第一多晶硅層130；位于所述第一多晶硅層130表面的第二介質層140，且第二介質層140覆蓋第一多晶硅層130的一側的側壁；位于所述第二介質層140和第一介質層120表面的第二多晶硅層150，且所述第二多晶硅層150覆蓋第二介質層140位于第一介質層120表面的側壁，與被覆蓋第一多晶硅層130側壁相對的一端的第一多晶硅層130部分表面被暴露，且所述暴露的表面形成有與第一多晶硅層130電連接的第一導電插塞170，所述第二多晶硅層150表面還具有與第二多晶硅層150電連接的第二導電插塞180。

圖2是現有PPS電容器的結構示意圖，包括半導體襯底200，所述半導體襯底200表面形成有摻雜阱290，以及位于所述摻雜阱290兩側的淺溝槽隔離結構210；位于所述摻雜阱290表面的第一介質層220；位于所述第一介質層220表面的第一多晶硅層230；位于所述第一多晶硅層230表面的第二介質層240，所述第二介質層240覆蓋第一多晶硅層230的一個側壁；位于所述第二介質層240和第一介質層220表面的第二多晶硅層250，且所述第二多晶硅層250覆蓋第二介質層240位于第一介質層220表面的側壁，與被覆蓋第一多晶硅層230側壁相對的一端的第一多晶硅層230部分表面被暴露，且所述暴露的表面形成有與第一多晶硅層230電連接的第一導電插塞270，所述第二多晶硅層250表面還具有與第二多晶硅層250電連接的第二導電插塞280。在公開號為CN101937878A的中國專利申請以及公開號為CN102214702A的中國專利申請中披露了上述PPS電容器的形成方法。

但是，對于圖1和圖2所示的半導體電容器結構，如果需要大電容值的電容器，則必須增大上述PIP/PPS半導體電容器結構的面積。由此，對于大電容值的電容器應用來說，需要耗費較大的器件面積。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠節省器件面積的半導體電容器結構及其制造方法。

為了實現上述技術目的，根據本發明的第一方面，提供了一種半導體電容器結構，其包括：多個半導體電容器，其中每個半導體電容器均包括：半導體襯底；位于所述半導體襯底表面的第一介質層；位于所述第一介質層表面的第一多晶硅層；位于所述第一多晶硅層表面的第二介質層；位于所述第二介質層和第一介質層表面的第二多晶硅層；其中，所述多個半導體電容器中的一部分的第二介質層具有第一厚度，所述多個半導體電容器中的另一部分的第二介質層具有第二厚度，且所述第一厚度大于所述第二厚度。

優選地，所述半導體襯底表面形成有淺溝槽隔離結構，且第一介質層位于所述淺溝槽隔離結構上方；或者半導體襯底表面沒有淺溝槽隔離結構，且第一介質層位于所述襯底上方。

優選地，第二介質層覆蓋第一多晶硅層的一側的側壁；所述第二多晶硅層覆蓋第二介質層位于第一介質層表面的側壁，與被覆蓋第一多晶硅層側壁相對的一端的第一多晶硅層部分表面被暴露，且所述暴露的表面形成有與第一多晶硅層電連接的第一導電插塞，所述第二多晶硅層表面還具有與第二多晶硅層電連接的第二導電插塞；

其中，對于位于襯底上方的半導體電容器結構，所述襯底表面還具有與襯底層電連接的第三導電插塞，襯底、第一介質層、第一多晶硅層形成的電容與第一多晶硅層、第二介質層、第二多晶硅層形成的電容電連接并聯成更大的電容結構。