[發(fā)明專利]半導(dǎo)體電容器結(jié)構(gòu)及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201210507162.5
• 申請(qǐng)日: 2012-11-30
• 公開（公告）號(hào): CN102945849A
• 公開（公告）日: 2013-02-27
• 發(fā)明（設(shè)計(jì)）人: 江紅
• 申請(qǐng)（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H01L27/08
• 分類號(hào): H01L27/08;H01L23/522;H01L21/822
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

1.一種半導(dǎo)體電容器結(jié)構(gòu)，其特征在于包括：多個(gè)半導(dǎo)體電容器，其中每個(gè)半導(dǎo)體電容器均包括：

半導(dǎo)體襯底；

位于所述半導(dǎo)體襯底表面的第一介質(zhì)層；

位于所述第一介質(zhì)層表面的第一多晶硅層；

位于所述第一多晶硅層表面的第二介質(zhì)層；

位于所述第二介質(zhì)層和第一介質(zhì)層表面的第二多晶硅層；

其中，所述多個(gè)半導(dǎo)體電容器中的一部分的第二介質(zhì)層具有第一厚度，所述多個(gè)半導(dǎo)體電容器中的另一部分的第二介質(zhì)層具有第二厚度，且所述第一厚度大于所述第二厚度。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體電容器結(jié)構(gòu)，其特征在于，所述半導(dǎo)體襯底表面形成有淺溝槽隔離結(jié)構(gòu)，且第一介質(zhì)層位于所述淺溝槽隔離結(jié)構(gòu)上方；或者半導(dǎo)體襯底表面沒(méi)有淺溝槽隔離結(jié)構(gòu)，且第一介質(zhì)層位于所述襯底上方。

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體電容器結(jié)構(gòu)，其特征在于，第二介質(zhì)層覆蓋第一多晶硅層的一側(cè)的側(cè)壁；所述第二多晶硅層覆蓋第二介質(zhì)層位于第一介質(zhì)層表面的側(cè)壁，與被覆蓋第一多晶硅層側(cè)壁相對(duì)的一端的第一多晶硅層部分表面被暴露，且所述暴露的表面形成有與第一多晶硅層電連接的第一導(dǎo)電插塞，所述第二多晶硅層表面還具有與第二多晶硅層電連接的第二導(dǎo)電插塞；

其中，對(duì)于位于襯底上方的半導(dǎo)體電容器結(jié)構(gòu)，所述襯底表面還具有與襯底層電連接的第三導(dǎo)電插塞，襯底、第一介質(zhì)層、第一多晶硅層形成的電容與第一多晶硅層、第二介質(zhì)層、第二多晶硅層形成的電容電連接并聯(lián)成更大的電容結(jié)構(gòu)。

4.一種半導(dǎo)體電容器結(jié)構(gòu)制造方法，其特征在于包括在芯片中同時(shí)布置多個(gè)半導(dǎo)體電容器，其中每個(gè)半導(dǎo)體電容器均包括：半導(dǎo)體襯底；位于所述淺溝槽隔離結(jié)構(gòu)表面或者襯底表面的第一介質(zhì)層；位于所述第一介質(zhì)層表面的第一多晶硅層；位于所述第一多晶硅層表面的第二介質(zhì)層；位于所述第二介質(zhì)層和第一介質(zhì)層表面的第二多晶硅層；

其中，使得所述多個(gè)半導(dǎo)體電容器中的一部分的第二介質(zhì)層具有第一厚度，并且使得所述多個(gè)半導(dǎo)體電容器中的另一部分的第二介質(zhì)層具有第二厚度，且所述第一厚度大于所述第二厚度。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體電容器結(jié)構(gòu)制造方法，其特征在于，在形成具有不同厚度的MOS晶體管柵極氧化層的步驟中分別形成具有第一厚度的第二介質(zhì)層以及具有第二厚度的第二介質(zhì)層。

6.一種半導(dǎo)體電容器結(jié)構(gòu)，其特征在于包括：多個(gè)半導(dǎo)體電容器，其中每個(gè)半導(dǎo)體電容器均包括：

半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有摻雜阱；

位于所述摻雜阱表面的第一介質(zhì)層；

位于所述第一介質(zhì)層表面的第一多晶硅層；

位于所述第一多晶硅層表面的第二介質(zhì)層；

位于所述第二介質(zhì)層和第一介質(zhì)層表面的第二多晶硅層；

其中，所述多個(gè)半導(dǎo)體電容器中的一部分的第二介質(zhì)層具有第一厚度，所述多個(gè)半導(dǎo)體電容器中的另一部分的第二介質(zhì)層具有第二厚度，且所述第一厚度大于所述第二厚度。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體電容器結(jié)構(gòu)，其特征在于，所述半導(dǎo)體襯底表面形成有淺溝槽隔離結(jié)構(gòu)；淺溝槽隔離結(jié)構(gòu)或者作為所述半導(dǎo)體電容器結(jié)構(gòu)的一部分作為與襯底的隔離，或者位于應(yīng)用于不同電壓條件的位于襯底之上的所述半導(dǎo)體電容器結(jié)構(gòu)之間作為彼此不同電勢(shì)摻雜阱之間的隔離。

8.根據(jù)權(quán)利要求6或7所述的半導(dǎo)體電容器結(jié)構(gòu)，其特征在于，所述第二介質(zhì)層覆蓋第一多晶硅層的一個(gè)側(cè)壁；所述第二多晶硅層覆蓋第二介質(zhì)層位于第一介質(zhì)層表面的側(cè)壁，與被覆蓋第一多晶硅層側(cè)壁相對(duì)的一端的第一多晶硅層部分表面被暴露，且所述暴露的表面形成有與第一多晶硅層電連接的第一導(dǎo)電插塞，所述第二多晶硅層表面還具有與第二多晶硅層電連接的第二導(dǎo)電插塞。

9.一種半導(dǎo)體電容器結(jié)構(gòu)制造方法，其特征在于包括在芯片中同時(shí)布置多個(gè)半導(dǎo)體電容器，其中每個(gè)半導(dǎo)體電容器均包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有摻雜阱；位于所述摻雜阱表面的第一介質(zhì)層；位于所述第一介質(zhì)層表面的第一多晶硅層；位于所述第一多晶硅層表面的第二介質(zhì)層；位于所述第二介質(zhì)層和第一介質(zhì)層表面的第二多晶硅層；

其中，使得所述多個(gè)半導(dǎo)體電容器中的一部分的第二介質(zhì)層具有第一厚度，并且使得所述多個(gè)半導(dǎo)體電容器中的另一部分的第二介質(zhì)層具有第二厚度，且所述第一厚度大于所述第二厚度。

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體電容器結(jié)構(gòu)制造方法，其特征在于，在形成具有不同厚度的MOS晶體管柵極氧化層的步驟中分別形成具有第一厚度的第二介質(zhì)層以及具有第二厚度的第二介質(zhì)層。