[發(fā)明專利]一種鎢/銅栓結(jié)構(gòu)及包括該鎢/銅栓結(jié)構(gòu)的半導(dǎo)體器件

無效

• 申請(qǐng)?zhí)枺?/td>: 201210493782.8
• 申請(qǐng)日: 2012-11-28
• 公開（公告）號(hào): CN103000615A
• 公開（公告）日: 2013-03-27
• 發(fā)明（設(shè)計(jì)）人: 胡彬彬;韓曉剛;陳建維;張旭昇
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L23/528
• 分類號(hào): H01L23/528
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 竺路玲

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種鎢/銅栓結(jié)構(gòu)及包括該鎢/銅栓結(jié)構(gòu)的半導(dǎo)體器件。

背景技術(shù)

目前，半導(dǎo)體的標(biāo)準(zhǔn)制程中，針對(duì)COMS器件的金屬歐姆接觸部分的工藝步驟，主要采用化學(xué)機(jī)械研磨工藝（Chemical?Mechanical?Polishing?，簡稱CMP）對(duì)通孔中的鎢進(jìn)行平坦化工藝，進(jìn)而形成鎢栓接觸。

圖1-6為本發(fā)明背景技術(shù)中形成鎢栓接觸的傳統(tǒng)工藝步驟流程示意圖；如圖1-6所示，首先，提供一具有源級(jí)（S）、漏極（D）和柵極（G）的半導(dǎo)體襯底結(jié)構(gòu)1，沉積層間介質(zhì)層（Inter?Layer?Dielectrics，簡稱ILD）2覆蓋半導(dǎo)體襯底結(jié)構(gòu)1的上表面，利用光刻（Photo）、刻蝕（Etch）工藝，部分去除層間介質(zhì)層2至源級(jí)（S）、漏極（D）和柵極（G）的上表面，以在刻蝕后剩余的層間介質(zhì)層21中形成多個(gè)通孔3；其次，沉積阻擋層4覆蓋刻蝕后剩余的層間介質(zhì)層21的上表面和通孔3的底部及其側(cè)壁后，沉積鎢層5充滿通孔3并覆蓋阻擋層4的上表面；最后，采用CMP工藝對(duì)鎢層5進(jìn)行平坦化處理，以部分去除鎢層5和阻擋層4至刻蝕后剩余的層間介質(zhì)層21的上表面，使得剩余的鎢層51和剩余的阻擋層41均位于通孔3中，進(jìn)而形成鎢栓接觸孔。

由于鎢的電阻率較大（0.053Ωmm²/m），造成接觸電阻（鎢栓）較大，致使制備的半導(dǎo)體器件電學(xué)性能較差，降低了產(chǎn)品的良率。

發(fā)明內(nèi)容

針對(duì)上述存在的問題，本發(fā)明揭示了一種鎢/銅栓結(jié)構(gòu)及包括該鎢/銅栓結(jié)構(gòu)的半導(dǎo)體器件，主要是通過鎢/銅栓代替?zhèn)鹘y(tǒng)的鎢栓，以降低接觸電阻（鎢/銅栓），提高半導(dǎo)體器件的電學(xué)性能，進(jìn)而提升產(chǎn)品的良率。??

本發(fā)明的目的是通過下述技術(shù)方案實(shí)現(xiàn)的：

一種鎢/銅栓結(jié)構(gòu)，包括設(shè)置有源、漏、柵的半導(dǎo)體襯底，所述半導(dǎo)體襯底上表面覆蓋有層間介質(zhì)層，其中，所述層間介質(zhì)層中設(shè)置有接觸通孔，所述接觸通孔的底部和側(cè)壁上覆蓋有阻擋層，所述鎢/銅栓覆蓋所述阻擋層上表面并充滿所述接觸通孔；

其中，所述鎢/銅包括鎢層和銅層，所述鎢層充滿所述接觸通孔的底部，所述銅層覆蓋所述鎢層的上表面，并充滿所述接觸通孔的上表面。

上述的鎢/銅栓結(jié)構(gòu)，其中，所述接觸通孔貫穿所述層間介質(zhì)層至所述半導(dǎo)體襯底的上表面。

上述的鎢/銅栓結(jié)構(gòu)，其中，所述接觸通孔的直徑為80-200nm。

上述的鎢/銅栓結(jié)構(gòu)，其中，所述阻擋層的材質(zhì)為Ti/TiN。

上述的鎢/銅栓結(jié)構(gòu)，其中，所述阻擋層的厚度為10-30nm。

上述的鎢/銅栓結(jié)構(gòu)，其中，采用回蝕工藝形成所述鎢層。

上述的鎢/銅栓結(jié)構(gòu)，其中，所述鎢層與所述銅層的厚度比為2:1。

一種半導(dǎo)體器件，其中，包括上述任意一項(xiàng)所述的鎢/銅栓結(jié)構(gòu)。

綜上所述，本發(fā)明一種鎢/銅栓結(jié)構(gòu)及包括該鎢/銅栓結(jié)構(gòu)的半導(dǎo)體器件，通過鎢/銅栓代替?zhèn)鹘y(tǒng)的鎢栓與半導(dǎo)體襯底上的底層器件連接，以降低接觸電阻（鎢/銅栓），提高半導(dǎo)體器件的電學(xué)性能，進(jìn)而提升產(chǎn)品的良率。

附圖說明

圖1-6為本發(fā)明背景技術(shù)中形成鎢栓接觸的傳統(tǒng)工藝步驟流程示意圖；

圖7-14為本發(fā)明中形成鎢/銅栓結(jié)構(gòu)的工藝流程示意圖。

具體實(shí)施方式??

下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步的說明：

圖7-14為本發(fā)明中形成鎢/銅栓結(jié)構(gòu)的工藝流程示意圖；首先，如圖7-8所示，在一具有源級(jí)（S）、漏極（D）和柵極（G）的半導(dǎo)體襯底結(jié)構(gòu)1，沉積層間介質(zhì)層（Inter?Layer?Dielectrics，簡稱ILD）2覆蓋半導(dǎo)體襯底結(jié)構(gòu)1的上表面；其次，旋涂光刻膠覆蓋層間介質(zhì)層2的上表面，曝光、顯影后，去除多余的光刻膠，形成具有通孔圖案的光阻，并以該光阻為掩膜刻蝕層間介質(zhì)層2至半導(dǎo)體襯底結(jié)構(gòu)1的上表面（源、漏、柵極的上表面），去除光阻后形成如圖9所示的具有多個(gè)接觸通孔3的結(jié)構(gòu)，且該接觸通孔3貫穿剩余層間介質(zhì)層21至半導(dǎo)體襯底結(jié)構(gòu)1的上表面；其中，接觸通孔3的直徑為80-200nm，如80nm、100nm、150nm或200nm等值。

如圖10所示，沉積材質(zhì)為Ti/TiN的阻擋層4覆蓋刻蝕后剩余的層間介質(zhì)層21的上表面和所有接觸通孔3的底部及其側(cè)壁后，如圖11所示，繼續(xù)沉積鎢層5充滿接觸通孔3并覆蓋阻擋層4的上表面；其中，阻擋層4的厚度為10-30nm，如10nm、20nm或30nm等值。