[發(fā)明專利]具有改進(jìn)的柵極平坦性的FinFET有效
| 申請?zhí)枺?/td> | 201210482758.4 | 申請日： | 2012-11-23 |
| 公開（公告）號： | CN103137493A | 公開（公告）日： | 2013-06-05 |
| 發(fā)明（設(shè)計）人： | T·E·斯坦達(dá)爾特;程慷果;B·S·哈朗;S·波諾斯;徐順天;山下典洪 | 申請（專利權(quán)）人： | 國際商業(yè)機器公司 |
| 主分類號： | H01L21/336 | 分類號： | H01L21/336;H01L29/78 |
| 代理公司： | 北京市金杜律師事務(wù)所 11256 | 代理人： | 酆迅;張寧 |
| 地址： | 美國紐*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 改進(jìn) 柵極 平坦 finfet | ||
1.一種制作FinFET的方法，包括：
形成鰭圖案，其中每個鰭包括設(shè)置于其上的鰭硬掩模層；
在所述鰭圖案之上沉積柵極層；
在所述柵極層之上沉積柵極硬掩模層；
去除所述柵極硬掩模層和所述柵極層的部分，由此暴露所述鰭圖案；
在來自所述鰭圖案的鰭的第一子集之上沉積抗蝕層；
使用蝕刻從所述鰭圖案去除所述鰭的第二子集；并且
合并所述鰭的第一子集的至少一些鰭。
2.根據(jù)權(quán)利要求1所述的方法，其中在所述鰭的第一子集之上沉積抗蝕層包括沉積包括碳的層。
3.根據(jù)權(quán)利要求1所述的方法，其中在所述鰭的第一子集之上沉積抗蝕層包括沉積包括光致抗蝕劑的層。
4.根據(jù)權(quán)利要求1所述的方法，其中形成鰭圖案包括以范圍從約20納米至約60納米的節(jié)距形成鰭圖案。
5.根據(jù)權(quán)利要求1所述的方法，其中去除所述鰭的第二子集還包括濕法蝕刻。
6.根據(jù)權(quán)利要求1所述的方法，其中去除所述鰭的第二子集還包括干法蝕刻。
7.根據(jù)權(quán)利要求1所述的方法，其中形成鰭圖案還包括沉積硬掩模，所述硬掩模包括從由以下材料構(gòu)成的組選擇的材料：
氧化硅、氮化硅、碳化硅、TiN、TaN和非晶碳。
8.根據(jù)權(quán)利要求1所述的方法，其中形成鰭圖案還包括沉積保形膜，所述保形膜包括從由以下材料構(gòu)成的組選擇的材料：
氮化硅、碳化硅、TiN、TaN和非晶碳。
9.一種制作FinFET的方法，包括：
形成鰭圖案，其中每個鰭包括設(shè)置于其上的鰭硬掩模層；
從來自所述鰭圖案的鰭的第一子集去除所述鰭硬掩模層；
在所述鰭圖案之上沉積柵極層；
在所述柵極層之上沉積柵極硬掩模層；
去除所述柵極硬掩模層的部分；
在單個工藝步驟中去除所述柵極層的部分和鰭的所述第一子集，其中保留來自所述鰭圖案的鰭的第二子集。
10.根據(jù)權(quán)利要求9所述的方法，還包括合并來自所述鰭的第二子集的至少兩個鰭。
11.根據(jù)權(quán)利要求9所述的方法，其中形成鰭圖案包括以范圍從約20納米至約60納米的節(jié)距形成鰭圖案。
12.根據(jù)權(quán)利要求9所述的方法，其中形成鰭圖案還包括沉積硬掩模，所述硬掩模包括從由以下材料構(gòu)成的組選擇的材料：
氧化硅、氮化硅、碳化硅、TiN、TaN和非晶碳。
13.根據(jù)權(quán)利要求9所述的方法，其中形成鰭圖案還包括沉積保形膜，所述保形膜包括從由以下材料構(gòu)成的組選擇的材料：
氮化硅、碳化硅、TiN、TaN和非晶碳。
14.根據(jù)權(quán)利要求12所述的方法，其中沉積氧化物硬掩模包括以范圍從約2納米至約20納米的厚度沉積硬掩模層。
15.根據(jù)權(quán)利要求9所述的方法，其中形成鰭圖案還包括以范圍從約0.05至約0.125的硬掩模厚度與硅厚度的比率形成鰭圖案。
16.一種FinFET結(jié)構(gòu)，包括：
電介質(zhì)襯底；
多個設(shè)計鰭，設(shè)置于所述電介質(zhì)襯底上；
多個小鰭，設(shè)置于所述電介質(zhì)襯底上；以及
柵極層，設(shè)置于每個設(shè)計鰭的部分之上和所述多個小鰭中的每個小鰭之上。
17.根據(jù)權(quán)利要求16所述的FinFET結(jié)構(gòu)，其中所述多個小鰭中的每個小鰭包括硅部分和硬掩模部分，其中所述硬掩模部分設(shè)置于所述硅部分上面。
18.根據(jù)權(quán)利要求17所述的FinFET結(jié)構(gòu)，其中所述硬掩模部分設(shè)置于所述硅部分的側(cè)部上。
19.根據(jù)權(quán)利要求16所述的FinFET結(jié)構(gòu)，其中所述多個小鰭中的每個小鰭僅包括硅部分。
20.根據(jù)權(quán)利要求16所述的FinFET結(jié)構(gòu)，其中所述硬掩模部分的厚度與所述硅部分的厚度的比率的范圍從約0.05至約0.125。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于國際商業(yè)機器公司，未經(jīng)國際商業(yè)機器公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210482758.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇：蓬糙繭分離裝置
- 下一篇：存儲裝置、糾錯方法及存儲系統(tǒng)
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置；專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
