[發明專利]具有改進的柵極平坦性的FinFET

有效

• 申請號: 201210482758.4
• 申請日: 2012-11-23
• 公開（公告）號: CN103137493A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: T·E·斯坦達爾特;程慷果;B·S·哈朗;S·波諾斯;徐順天;山下典洪
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅;張寧

技術領域

本發明主要地涉及半導體，并且更具體地涉及被稱為FinFET的鰭型晶體管和一種改進的制造工藝和FinFET結構。

背景技術

隨著繼續需要減少晶體管尺寸，創建了新的和更小類型的晶體管。晶體管技術的一項近來發展是引入被稱為FinFET的鰭型場效應晶體管。FinFET結構包括中心鰭以及在鰭結構的末端的源極和漏極，該中心鰭沿著它的表面具有溝道。柵極導體覆蓋溝道部分。

盡管FinFET結構減少基于晶體管的器件的尺寸，但是繼續減少FinFET晶體管的尺寸仍然重要。然而，雖然FinFET器件在考慮它們的優良短溝道控制時很有吸引力，但是在制造中應對這些器件的3D性質帶來重大挑戰。因此，希望具有改進的FinFET結構和制作方法。

發明內容

在一個實施例中，公開了一種制作FinFET的方法。該方法包括形成鰭圖案。每個鰭包括設置于其上的鰭硬掩模層。柵極層設置于鰭圖案之上。后續步驟包括：在柵極層之上沉積柵極硬掩模層；去除柵極硬掩模層和柵極層的部分，由此暴露鰭圖案；在來自鰭圖案的鰭的第一子集之上沉積抗蝕層；使用蝕刻去除來自鰭圖案的鰭的第二子集；并且合并鰭的第一子集的至少一些鰭。

在另一實施例中，公開了一種制作FinFET的方法。該方法包括形成鰭圖案，其中每個鰭包括設置于其上的鰭硬掩模層。后續步驟包括：從來自鰭圖案的鰭的第一子集去除鰭硬掩模層；在鰭圖案之上沉積柵極層；在柵極層之上沉積柵極硬掩模層；在單個工藝步驟中去除柵極層的部分和鰭的第一子集，其中保留來自鰭圖案的鰭的第二子集。

在另一實施例中，提供了一種FinFET結構。該FinFET結構包括：電介質襯底；多個設計鰭，設置于電介質襯底上；多個小鰭(finlet)，設置于電介質襯底上；以及柵極層，設置于每個設計鰭的部分之上和多個小鰭中的每個小鰭之上。

附圖說明

本發明的結構、操作和優點將在考慮與附圖結合的下文描述時變得更清楚。附圖旨在于示例而非限制。

為了示例清楚，可以省略或者未按比例圖示一些附圖中的某些元件。橫截面圖可以是采取“切片”或者“近視”橫截面圖的形式，從而為了示例清楚而省略原本在“真實”橫截面圖中可見的某些背景線。

附圖的各圖中的相似編號經常可以指代相似元件，在該情況下，后兩個有效位通常可以相同，最高有效位是附圖的編號。

圖1A-圖1D示出了現有技術的FinFET制作工藝。

圖2A-圖2G示出了根據本發明的一個實施例的FinFET制作工藝。

圖3A-圖3C示出了根據本發明的一個備選實施例的FinFET制作工藝。

圖4示出了根據本發明的另一實施例的FinFET制作工藝中的步驟。

圖5是指示用于根據本發明的一個實施例的FinFET制作工藝的工藝步驟的流程圖。

圖6是指示用于根據本發明的一個備選實施例的FinFET制作工藝的工藝步驟的流程圖。

圖7示出了示例性設計流程的框圖。

具體實施方式

在常規FinFET工藝流程中，在任何柵極工藝步驟發生之前完全形成鰭和有源區域。在本發明的一些實施例中，首先跨越芯片以均勻形式形成鰭。在一些實例中，節距可以固定。在其它一些實施例中，節距可以變化。在一個實施例中，芯片的一個部分(例如，邏輯)具有第一鰭節距(例如，40納米)，并且芯片的第二部分(例如，SRAM)在不同節距(例如，44納米)。

接著，在鰭之上設置柵極層。在替換柵極流程的情況下，柵極層可以是犧牲膜，在工藝流程中的以后階段通過本領域已知的沉積和蝕刻各種膜來去除該犧牲膜以獲得對溝道的訪問并且設計器件的功函數。在柵極優先流程的情況下，柵極層將包括設置器件的功函數的最終膜。除了這兩個流程之外，也存在許多混合選項，在這些選項中，柵極層包括最終膜和犧牲膜的集合。

在已經形成柵極之后，發生犧牲鰭的去除。這提供的重要優點在于它使柵極高度變化最小化。這提高器件可靠性和性能，并且也造成后續工藝步驟中的復雜性更少。