[發明專利]一種視頻多畫面合成方法、裝置和系統

在審

• 申請號: 201210482587.5
• 申請日: 2012-11-23
• 公開（公告）號: CN103841359A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 賈少華;桂志淵;劉克華
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H04N7/15
• 分類號: H04N7/15;H04N5/262
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 任媛;蔣雅潔

1.一種視頻多畫面合成方法，其特征在于，所述方法包括：

視頻處理現場可編程門陣列(FPGA)通過高速串行總線，接收解碼模塊發來的多路視頻和各自對應的地址，各路視頻的地址為解碼模塊按照多畫面布局的要求確定的；

將收到的多路視頻進行縮放，縮放后的各路視頻的大小分別與多畫面中相應子畫面的大小相同；

緩存縮放后的各路視頻，并分別對緩存的各路視頻對應的地址進行修正；

根據修正后的地址將縮放后的各路視頻分別存進相應的內存空間。

2.根據權利要求1所述的方法，其特征在于，所述將收到的多路視頻進行縮放之前，所述方法還包括：

將解碼模塊通過高速串行總線發來的數據進行解串處理，解析出有效數據，并對所述有效數據進行并行處理，得到并行數據。

3.根據權利要求1所述的方法，其特征在于，所述將收到的多路視頻進行縮放，為：

根據對圖像質量的要求選擇臨近域插值算法、雙線性內插算法或多相位插值算法，將收到的多路視頻進行縮放。

4.根據權利要求1所述的方法，其特征在于，所述根據修正后的地址將各路視頻分別存進相應的內存空間之前，所述方法還包括：

通過輪詢(round-robin)機制從緩存的多路視頻中依次選取要存進內存空間的視頻；

相應的，所述將各路視頻分別存進相應的內存空間，為：

將選取的視頻依次存進相應的內存空間。

5.一種視頻處理現場可編程門陣列(FPGA)，其特征在于，所述視頻處理FPGA包括：

高速串行總線控制器，用于通過高速串行總線，接收解碼模塊發來的多路視頻和各自對應的地址，各路視頻的地址為解碼模塊按照多畫面布局的要求確定的；

縮放模塊，用于將高速串行總線控制器收到的多路視頻進行縮放，縮放后的各路視頻的大小分別與多畫面中相應子畫面的大小相同；

幀緩存模塊，用于緩存縮放后的各路視頻，并分別對緩存的各路視頻對應的地址進行修正；

內存控制器，用于根據幀緩存模塊修正后的地址將縮放后的各路視頻分別存進相應的內存空間。

6.根據權利要求5所述的視頻處理FPGA，其特征在于，所述高速串行總線控制器，還用于將解碼模塊通過高速串行總線發來的數據進行解串處理，解析出有效數據，并對所述有效數據進行并行處理，得到并行數據。

7.根據權利要求5所述的視頻處理FPGA，其特征在于，所述縮放模塊，具有用于根據對圖像質量的要求選擇臨近域插值算法、雙線性內插算法或多相位插值算法，將收到的多路視頻進行縮放。

8.根據權利要求5所述的視頻處理FPGA，其特征在于，所述視頻處理FPGA還包括：仲裁模塊；

所述仲裁模塊，用于通過輪詢(round-robin)機制從所述幀緩存模塊緩存的多路視頻中依次選取要存進內存空間的視頻；

相應的，所述內存控制器，具體用于將所述仲裁模塊選取的視頻依次存進相應的內存空間。

9.根據權利要求8所述的視頻處理FPGA，其特征在于，所述幀緩存模塊由一個one-hot狀態機構成，每個狀態對應一幀數據。

10.一種解碼模塊，其特征在于，所述解碼模塊包括：

地址確定單元，用于按照多畫面布局的要求，確定解碼后的多路視頻各自對應的地址；

發送單元，用于將解碼后的多路視頻和確定的多路視頻各自對應的地址，通過高速串行總線發給視頻處理現場可編程門陣列(FPGA)。

11.一種視頻多畫面合成系統，其特征在于，所述系統包括：解碼模塊和視頻處理現場可編程門陣列(FPGA)，其中，

所述解碼模塊，用于按照多畫面布局的要求，確定自身解碼的多路視頻各自對應的地址，并將解碼得到的多路視頻和確定的多路視頻各自對應的地址，通過高速串行總線發給視頻處理FPGA；

所述視頻處理FPGA，用于通過高速串行總線，接收解碼模塊發來的多路視頻和各自對應的地址，各路視頻的地址為解碼模塊按照多畫面布局的要求確定的；

將收到的多路視頻進行縮放，縮放后的各路視頻的大小分別與多畫面中相應子畫面的大小相同；

緩存縮放后的各路視頻，并分別對緩存的各路視頻對應的地址進行修正；

根據修正后的地址將縮放后的各路視頻分別存進相應的內存空間。