[發明專利]半導體芯片和具有其的堆疊半導體封裝體

有效

• 申請號: 201210477865.8
• 申請日: 2012-11-22
• 公開（公告）號: CN103178029A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 孫晧榮
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

技術領域

本發明涉及半導體裝置，更具體涉及半導體芯片以及具有其的堆疊半導體封裝體。

背景技術

不斷開發半導體裝置的封裝技術以滿足小型化和高容量的要求。近來，在現有技術中提出了堆疊半導體封裝體的各種技術，以改善小型化、容量和安裝效率。

半導體工業中所稱的術語“堆疊”是指垂直堆疊至少兩個半導體芯片或封裝體。在存儲裝置的情況下，通過堆疊半導體芯片或封裝體能夠實現的產品的存儲容量大于通過半導體集成工藝獲得的產品的存儲容量，并且堆疊也可改善安裝面積的利用效率。

作為堆疊半導體封裝體的示例，已經提出采用貫通電極的結構。采用貫通電極的堆疊半導體封裝體的優點在于，因為通過貫通電極形成電連接，所以可提高半導體裝置的運行速度，并且小型化也是可能的。

然而，由于半導體芯片與貫通電極之間的寄生電容，信號傳輸速度下降，構成堆疊的半導體芯片之間的運行速度差異增加，并且功率噪聲的增加，導致電特性劣化。

發明內容

本發明的實施例涉及半導體芯片，該半導體芯片適合于減小半導體芯片和貫通電極之間的寄生電容。

而且，本發明的實施例涉及采用半導體芯片的堆疊半導體封裝體。

在本發明的一個實施例中，半導體芯片包括：基板；穿過基板的貫通電極；以及介電層，形成在基板和貫通電極之間且具有介電常數減小結構。

具有介電常數減小結構的介電層可包括空心型介電層，其具有限定在其中心部分中的空氣間隙?？招男徒殡妼拥牟牧峡砂ㄟx自氧化硅層、氮化硅層、氮氧化硅層、聚酰亞胺、BCB（苯并環丁烯）和聚對二甲苯中的任何一種。

具有介電常數減小結構的介電層可包括其中具有多個空氣間隙的多孔介電層。多孔介電層的材料可包括氧化硅層、氮化硅層、氮氧化硅層、HSSQ（氫硅倍半氧烷）和MSSQ（甲基硅倍半氧烷）中的任何一種。

具有介電常數減小結構的介電層可包括空心型介電層和無空氣間隙介電層的雙層結構，空心型介電層具有限定在其中心部分中的空氣間隙，無空氣間隙介電層中沒有空氣間隙?？招男徒殡妼雍蜔o空氣間隙介電層的材料可包括選自氧化硅層、氮化硅層、氮氧化硅層、聚酰亞胺、BCB和聚對二甲苯中的任何一種。

具有介電常數減小結構的介電層可包括多孔介電層和無空氣間隙介電層的雙層結構，多孔介電層中具有多個空氣間隙，無空氣間隙介電層中沒有空氣間隙。多孔介電層的材料可包括選自氧化硅層、氮化硅層、氮氧化硅層、HSSQ和MSSQ中的任何一種，無空氣間隙介電層的材料可包括選自氧化硅層、氮化硅層、氮氧化硅層、聚酰亞胺、BCB和聚對二甲苯中的任何一種。

具有介電常數減小結構的介電層可包括空心型介電層和多孔介電層的雙層結構，空心型介電層具有限定在其中心部分中的空氣間隙，多孔介電層中具有多個空氣間隙。空心型介電層的材料可包括選自氧化硅層、氮化硅層、氮氧化硅層、聚酰亞胺、BCB和聚對二甲苯中的任何一種，而多孔介電層的材料可包括選自氧化硅層、氮化硅層、氮氧化硅層、HSSQ和MSSQ中的任何一種。

在本發明的另一個實施例中，堆疊半導體封裝體包括：多個半導體芯片，其每一個都包括基板、穿過基板的貫通電極以及形成在基板與貫通電極之間且具有介電常數減小結構的介電層，并且堆疊為使得多個半導體芯片的貫通電極彼此連接。

堆疊半導體封裝體還可包括：第一介電層，形成在多個堆疊半導體芯片當中的最下面的半導體芯片下方使得最下面的半導體芯片的貫通電極被暴露；重分配線，形成在第一介電層下方并且與最下面的半導體芯片的暴露的貫通電極電連接；以及第二介電層，形成在包括重分配線的第一介電層下方使得重分配線的一部分被暴露。此外，堆疊半導體封裝體還可包括外部連接端子，其安裝到重分配線的通過第二介電層暴露的部分。

堆疊半導體封裝體還可包括結構體，其支撐半導體芯片且具有連接電極，該連接電極與多個堆疊半導體芯片當中的最下面的半導體芯片的貫通電極電連接。結構體可包括印刷電路板、插入體和半導體封裝體中的任何一種。

在半導體芯片當中，最下面的半導體芯片的具有介電常數減小結構的介電層可具有最高的介電常數，具有介電常數減小結構的介電層的介電常數可朝著最上面的半導體芯片逐漸減小，并且最上面的半導體芯片的具有介電常數減小結構的介電層可具有最低的介電常數。