[發明專利]半導體芯片和具有其的堆疊半導體封裝體

有效

• 申請號: 201210477865.8
• 申請日: 2012-11-22
• 公開（公告）號: CN103178029A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 孫晧榮
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

1.一種半導體芯片，包括：

基板；

穿過該基板的貫通電極；以及

介電層，形成在該基板和該貫通電極之間，并且具有介電常數減小結構。

2.根據權利要求1所述的半導體芯片，其中具有該介電常數減小結構的該介電層包括空心型介電層，該空心型介電層具有限定在其中心部分中的空氣間隙。

3.根據權利要求2所述的半導體芯片，其中該空心型介電層的材料包括選自氧化硅層、氮化硅層、氮氧化硅層、聚酰亞胺、苯并環丁烯和聚對二甲苯中的任何一種。

4.根據權利要求1所述的半導體芯片，其中具有該介電常數減小結構的該介電層包括其中具有多個空氣間隙的多孔介電層。

5.根據權利要求4所述的半導體芯片，其中該多孔介電層的材料包括選自氧化硅層、氮化硅層、氮氧化硅層、氫硅倍半氧烷和甲基硅倍半氧烷中的任何一種。

6.根據權利要求1所述的半導體芯片，其中具有該介電常數減小結構的該介電層包括空心型介電層和無空氣間隙介電層的雙層結構，該空心型介電層具有限定在其中心部分中的空氣間隙，該無空氣間隙介電層中沒有空氣間隙。

7.根據權利要求6所述的半導體芯片，其中該空心型介電層和該無空氣間隙介電層包括選自氧化硅層、氮化硅層、氮氧化硅層、聚酰亞胺、苯并環丁烯和聚對二甲苯中的任何一種。

8.根據權利要求1所述的半導體芯片，其中具有該介電常數減小結構的該介電層包括多孔介電層和無空氣間隙介電層的雙層結構，該多孔介電層中具有多個空氣間隙，該無空氣間隙介電層中沒有空氣間隙。

9.根據權利要求8所述的半導體芯片，其中該多孔介電層的材料包括選自氧化硅層、氮化硅層、氮氧化硅層、氫硅倍半氧烷和甲基硅倍半氧烷中的任何一種。

10.根據權利要求8所述的半導體芯片，其中該無空氣間隙介電層的材料包括選自氧化硅層、氮化硅層、氮氧化硅層、聚酰亞胺、苯并環丁烯和聚對二甲苯中的任何一種。

11.根據權利要求1所述的半導體芯片，其中具有該介電常數減小結構的該介電層包括空心型介電層和多孔介電層的雙層結構，該空心型介電層具有限定在其中心部分中的空氣間隙，該多孔介電層中具有多個空氣間隙。

12.根據權利要求11所述的半導體芯片，其中該空心型介電層的材料包括選自氧化硅層、氮化硅層、氮氧化硅層、聚酰亞胺、苯并環丁烯和聚對二甲苯中的任何一種。

13.根據權利要求11所述的半導體芯片，其中該多孔介電層的材料包括選自氧化硅層、氮化硅層、氮氧化硅層、氫硅倍半氧烷和甲基硅倍半氧烷中的任何一種。

14.一種堆疊半導體封裝體，包括：

多個半導體芯片，其每一個都包括基板、穿過該基板的貫通電極以及形成在該基板和該貫通電極之間且具有介電常數減小結構的介電層，并且堆疊為使得該多個半導體芯片的貫通電極彼此連接。

15.根據權利要求14所述的堆疊半導體封裝體，還包括：

第一介電層，形成在該多個堆疊的半導體芯片當中的最下面的半導體芯片下方使得該最下面的半導體芯片的該貫通電極被暴露；

重分配線，形成在該第一介電層下訪，并且與該最下面的半導體芯片的該暴露的貫通電極電連接；以及

第二介電層，形成在包括該重分配線的該第一介電層下方使得該重分配線的部分被暴露。

16.根據權利要求15所述的堆疊半導體封裝體，還包括：

外部連接端子，安裝到該重分配線的通過該第二介電層暴露的部分。

17.根據權利要求14所述的堆疊半導體封裝體，還包括：

結構體，支撐該半導體芯片并且具有連接電極，該連接電極與該多個堆疊的半導體芯片當中的該最下面的半導體芯片的該貫通電極電連接。

18.根據權利要求17所述的堆疊半導體封裝體，其中該結構體包括印刷電路板、插入體和半導體封裝體中的任何一種。