[發(fā)明專利]恒壓電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201210477602.7
• 申請(qǐng)日: 2012-11-21
• 公開（公告）號(hào): CN103135649A
• 公開（公告）日: 2013-06-05
• 發(fā)明（設(shè)計(jì)）人: 矢野祐馬;田島章光;近藤英晃
• 申請(qǐng)（專利權(quán)）人: 富士通半導(dǎo)體股份有限公司
• 主分類號(hào): G05F1/565
• 分類號(hào): G05F1/565
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 王萍;陳煒

技術(shù)領(lǐng)域

所公開的實(shí)施例涉及一種恒壓電路。

背景技術(shù)

作為將要提供的供電電壓（輸入電壓）降壓并生成恒定電壓以將該電壓輸出給耦接至其輸出端子的負(fù)載的恒壓電路，存在線性穩(wěn)壓器電路，例如LDO（低壓降）電路。圖12是描繪傳統(tǒng)的線性穩(wěn)壓器電路的配置示例的電路圖。在圖12中，101表示誤差放大器電路，102表示使用P溝道晶體管的輸出晶體管，并且103表示耦接至線性穩(wěn)壓器電路的輸出端子的負(fù)載。此外，Vref表示從未示出的參考電壓電路提供的恒定參考電壓，并且Vout表示從線性穩(wěn)壓器電路的輸出端子輸出的輸出電壓。

在圖12中所描繪的線性穩(wěn)壓器電路中，當(dāng)輸出電壓Vout變得低于參考電壓Vref時(shí)，誤差放大器電路101的輸出電壓，即要提供給輸出晶體管102的柵極的電壓下降。結(jié)果，輸出晶體管102的導(dǎo)通電阻減小而輸出電壓Vout升高。反之，當(dāng)輸出電壓Vout變得高于參考電壓Vref時(shí)，誤差放大器電路101的輸出電壓升高。結(jié)果，輸出晶體管102的導(dǎo)通電阻增大而輸出電壓Vout下降。以這種方式，從線性穩(wěn)壓器電路的輸出端子輸出的輸出電壓Vout保持為作為恒定電壓的參考電壓Vref。

這里，在圖12中所描繪的線性穩(wěn)壓器電路中，如果在流經(jīng)負(fù)載的電流相當(dāng)小的情況下，在輸出晶體管102的漏極與源極之間流動(dòng)的泄漏電流例如在高溫時(shí)增大，則輸出電壓Vout變得不可控而升高至供電電壓電平。這是因?yàn)榧词馆敵鼍w管102根據(jù)誤差放大器電路101的輸出而在斷開方向上操作，輸出電壓Vout由于輸出晶體管102中生成的泄漏電流也會(huì)繼續(xù)升高。

為了避免上述問題，已經(jīng)提出了一種方法，其中向輸出晶體管的背柵極（也稱作襯底柵極）提供高電壓，從而增大輸出晶體管的閾值電壓以及減小輸出晶體管的泄漏電流（例如，參見專利文獻(xiàn)1和3）。在專利文獻(xiàn)1中，為了抑制輸出晶體管的泄漏電流，公開了一種配置，在該配置中根據(jù)操作模式，通過開關(guān)對(duì)要提供給輸出晶體管的背柵極的電壓進(jìn)行切換。在專利文獻(xiàn)1中，在負(fù)載被帶至低電流消耗狀態(tài)而不是正常操作的待機(jī)模式時(shí)，為了抑制泄漏電流，該模式被控制為將比正常操作時(shí)的電壓LVcc高的電壓HVcc輸入至輸出晶體管的背柵極。此外，在專利文獻(xiàn)3中，已經(jīng)公開了一種配置，在該配置中，當(dāng)變?yōu)樘囟囟然蚋邷囟葧r(shí)，將要提供給輸出晶體管的背柵極的電壓從VDD1切換到VDD2（>VDD1），從而抑制高溫條件下的輸出晶體管的泄漏電流。此外，已經(jīng)提出了一種技術(shù)，其中，根據(jù)輸出晶體管的驅(qū)動(dòng)電流值，通過開關(guān)對(duì)要提供給輸出晶體管的背柵極的電壓進(jìn)行切換（例如，參見專利文獻(xiàn)2）。

[專利文獻(xiàn)1]日本公開專利公布第2007-206948號(hào)

[專利文獻(xiàn)2]日本公開專利公布第2002-116829號(hào)

[專利文獻(xiàn)3]日本公開專利公布第2004-94788號(hào)

在上述傳統(tǒng)的恒壓電路中，通過開關(guān)對(duì)要提供給輸出晶體管的背柵極的電壓進(jìn)行切換，但存在以下問題：在切換操作中，由于切換噪聲引起輸出電壓的快速波動(dòng)。上述輸出電壓的波動(dòng)引起由電源噪聲導(dǎo)致的邏輯電路和模擬電路的故障、由于等于或高于耐受電壓的脈沖電壓的出現(xiàn)而引起元件擊穿等等。

發(fā)明內(nèi)容

實(shí)施例的目的是提供一種恒壓電路，其能夠適當(dāng)?shù)貙?duì)要提供給輸出晶體管的背柵極的電壓進(jìn)行控制，而不會(huì)引起輸出電壓的快速波動(dòng)。

恒壓電路的一個(gè)方面包括：對(duì)輸出電壓與參考電壓之間的差電壓進(jìn)行放大的誤差放大器電路；基于誤差放大器電路的輸出對(duì)輸出電壓進(jìn)行控制的輸出晶體管；檢測(cè)輸出晶體管的泄漏電流的檢測(cè)電路；以及生成與由檢測(cè)電路檢測(cè)的泄漏電流成比例的電壓的第一電壓生成電路。第一電壓生成電路根據(jù)泄漏電流的增大來升高要生成的電壓，并且第一電壓生成電路的輸出耦接至輸出晶體管的背柵極。

附圖說明

圖1A是描繪第一實(shí)施例中的恒壓電路的配置示例的圖；

圖1B是描繪要提供給第一實(shí)施例中的輸出晶體管的背柵電壓的一個(gè)示例的視圖；

圖2A是描繪本實(shí)施例中的振蕩電路的配置示例的電路圖；

圖2B是描繪圖2A中所描繪的振蕩電路輸出的振蕩信號(hào)的示例的視圖；

圖3A是描繪本實(shí)施例中的電荷泵電路的配置示例的電路圖；

圖3B是描繪圖3A中所描繪的電荷泵電路中的輸入時(shí)鐘和輸出電流的示例的視圖；

圖4是描繪第一實(shí)施例中的恒壓電路的另一配置示例的圖；

圖5A是描繪第二實(shí)施例中的恒壓電路的配置示例的圖;

圖5B是描繪要提供給第二實(shí)施例中的輸出晶體管的背柵電壓的示例的視圖；