[發明專利]恒壓電路

有效

• 申請號: 201210477602.7
• 申請日: 2012-11-21
• 公開（公告）號: CN103135649A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 矢野祐馬;田島章光;近藤英晃
• 申請（專利權）人: 富士通半導體股份有限公司
• 主分類號: G05F1/565
• 分類號: G05F1/565
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王萍;陳煒

1.一種恒壓電路，包括：

誤差放大器電路，所述誤差放大器電路對輸出電壓與參考電壓之間的差電壓進行放大；

輸出晶體管，所述輸出晶體管基于所述誤差放大器電路的輸出對所述輸出電壓進行控制；

檢測電路，所述檢測電路對所述輸出晶體管的泄漏電流進行檢測；以及

第一電壓生成電路，所述第一電壓生成電路生成與由所述檢測電路檢測的所述泄漏電流成比例的電壓，其中，

所述第一電壓生成電路根據所述泄漏電流的增大來升高要生成的電壓，以及

所述第一電壓生成電路的輸出耦接至所述輸出晶體管的背柵極。

2.根據權利要求1所述的恒壓電路，其中，

所述檢測電路包括第一晶體管，所述第一晶體管包括耦接至電源的柵極、耦接至所述電源的源極、以及耦接至所述第一電壓生成電路的輸入的漏極。

3.根據權利要求1所述的恒壓電路，其中，

所述第一電壓生成電路包括：

振蕩電路，所述振蕩電路輸出包括與要輸入的電流相對應的振蕩頻率的振蕩信號；以及

電荷泵電路，所述電荷泵電路接收從所述振蕩電路輸出的所述振蕩信號，并且輸出與所述振蕩信號的所述振蕩頻率相對應的電壓。

4.根據權利要求1所述的恒壓電路，其中，

當由所述檢測電路檢測的所述泄漏電流大于第一閾值時，所述第一電壓生成電路操作，而當所述泄漏電流小于所述第一閾值時，所述第一電壓生成電路停止。

5.根據權利要求1所述的恒壓電路，還包括：

第二晶體管，所述第二晶體管包括耦接至所述誤差放大器電路的所述輸出的柵極；以及

第二電壓生成電路，所述第二電壓生成電路生成與所述第二晶體管的電流成比例的電壓，其中，

所述第二電壓生成電路根據所述第二晶體管的電流的增大使要生成的電壓下降，以及

所述第二電壓生成電路的輸出耦接至所述輸出晶體管的所述背柵極和所述第二晶體管的背柵極。

6.根據權利要求5所述的恒壓電路，其中，

所述第二電壓生成電路包括：

第一恒流源，所述第一恒流源耦接至所述第二晶體管的漏極；

第三晶體管，所述第三晶體管包括耦接至所述第二晶體管的漏極與所述第一恒流源之間的耦接節點的漏極和柵極；以及

第四晶體管，所述第四晶體管包括以電流鏡像方式耦接至所述第三晶體管的柵極、以及耦接至所述第二電壓生成電路的所述輸出的漏極。

7.根據權利要求5所述的恒壓電路，其中，

當所述第二晶體管的電流大于第二閾值時，所述第二電壓生成電路操作，而當所述第二晶體管的電流小于所述第二閾值時，所述第二電壓生成電路停止。

8.一種恒壓電路，包括：

誤差放大器電路，所述誤差放大器電路對輸出電壓與參考電壓之間的差電壓進行放大；

輸出晶體管，所述輸出晶體管基于所述誤差放大器電路的輸出對所述輸出電壓進行控制；

第二晶體管，所述第二晶體管包括耦接至所述誤差放大器電路的所述輸出的柵極；以及

第二電壓生成電路，所述第二電壓生成電路生成與所述第二晶體管的電流成比例的電壓，其中，

所述第二電壓生成電路根據所述第二晶體管的電流的增大使要生成的電壓下降，以及

所述第二電壓生成電路的輸出耦接至所述輸出晶體管的背柵極以及所述第二晶體管的背柵極。

9.一種恒壓電路，包括：

誤差放大器電路，所述誤差放大器電路對輸出電壓與參考電壓之間的差電壓進行放大；

輸出晶體管，所述輸出晶體管基于所述誤差放大器電路的輸出對所述輸出電壓進行控制；

第五晶體管，所述第五晶體管包括耦接至所述誤差放大器電路的所述輸出的柵極；

第二恒流源，所述第二恒流源耦接至所述第五晶體管的漏極；

第六晶體管，所述第六晶體管包括耦接至所述第五晶體管的所述漏極與所述第二恒流源之間的耦接節點的漏極和柵極；

第七晶體管，所述第七晶體管包括耦接至所述第六晶體管的柵極；以及

第一電壓生成電路，所述第一電壓生成電路生成與所述第七晶體管的電流成比例的電壓，其中，

所述第一電壓生成電路根據所述第七晶體管的電流的減小來升高要生成的電壓，以及

所述第一電壓生成電路的輸出耦接至所述輸出晶體管的背柵極。

10.根據權利要求9所述的恒壓電路，其中，

當所述第七晶體管的電流小于第三閾值時，所述第一電壓生成電路操作，而當所述第七晶體管的電流大于所述第三閾值時，所述第一電壓生成電路停止。