[發明專利]一種半導體器件的制造方法

在審

• 申請號: 201210477196.4
• 申請日: 2012-11-21
• 公開（公告）號: CN103839873A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 周鳴
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種提高多孔低κ介電層的機械強度的方法。

背景技術

隨著集成電路中器件尺寸的不斷減小，各金屬層之間的電容性串音的影響日益顯著。為了解決電容性串音的問題，在各金屬層之間布置具有低介電常數（κ值）的層間介電層是一種很好的解決問題的方式。

形成所述低κ介電層的方法已經相當成熟，種類很多，通常采用下述方法：引入造骨架劑前體（例如C₅H₁₄O₂Si(DEMS)）和造孔劑前體（例如C₁₀H₁₆(ATRP)），通過化學氣相沉積(CVD)或旋涂介電層（SOD）的方法形成所述低κ介電層。有相關研究表明，所述低κ介電層的κ值在隨后的制造工藝中會發生變化，例如，蝕刻工藝使κ值從2.59升高到2.91，化學機械研磨使κ值從2.59升高到2.88，濕法清洗使κ值從2.59升高到2.78。κ值的升高將弱化所述低κ介電層在降低金屬層之間電容性串音影響方面所起的作用，從而影響器件的性能。為此，通常采用紫外輻照等方法增加所述低κ介電層的孔隙度，以使所述低κ介電層保持較低的κ值。但是，由于孔隙度的增加，所述低κ介電層的機械強度降低，在半導體器件的后段制程中需要形成多層所述低κ介電層（通常多達7層）時其機械強度差的問題有無突出，導致后續實施封裝工藝時出現如圖1所示的封裝失效現象。

因此，需要提出一種方法，以解決上述問題。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：a)提供半導體襯底，在所述半導體襯底上依次形成阻擋層和層間介電層；b)使所述層間介電層轉變為多孔低κ介電層；c)在所述層間介電層上形成不含造孔劑前體的致密低κ介電層；d)在所述致密低κ介電層上形成另一層間介電層，并使所述另一層間介電層轉變為多孔低κ介電層。

進一步，所述層間介電層的構成材料為具有低介電常數的材料。

進一步，所述層間介電層的構成材料中含有造孔劑前體。

進一步，采用紫外輻照工藝實施所述轉變。

進一步，所述阻擋層的材料為摻雜氮的碳化硅。

進一步，所述致密低κ介電層的κ值與所述多孔低κ介電層的κ值相近。

進一步，所述致密低κ介電層的厚度為50-500埃。

進一步，在實施步驟d)之前，還包括實施紫外輻照的步驟，以提高所述致密低κ介電層和所述多孔低κ介電層之間的附著性。

進一步，在實施步驟d)之后，還包括下列步驟：在所述另一層間介電層上形成硬掩膜層。

進一步，所述硬掩膜層包括自下而上依次層疊的另一致密低κ介電層、鈍化層、金屬硬掩膜層和氧化物層。

根據本發明，在使所述層間介電層保持較低的κ值的同時使其具有足夠高的機械強度，避免實施半導體器件封裝工藝時出現的失效現象。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1為實施半導體器件封裝工藝時由于多孔低κ介電層的機械強度差而出現封裝失效現象的示意圖；

圖2A-圖2F為本發明提出的提高多孔低κ介電層的機械強度的方法的各步驟的示意性剖面圖；

圖3為本發明提出的提高多孔低κ介電層的機械強度的方法的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的提高多孔低κ介電層的機械強度的方法。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。

應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。

下面，參照圖2A-圖2F和圖3來描述本發明提出的提高多孔低κ介電層的機械強度的方法的詳細步驟。