[發(fā)明專利]一種半導(dǎo)體器件的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210476677.3
• 申請(qǐng)日: 2012-11-21
• 公開（公告）號(hào): CN103839871B
• 公開（公告）日: 2017-09-08
• 發(fā)明（設(shè)計(jì)）人: 周鳴
• 申請(qǐng)（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;H01L21/3105
• 代理公司: 北京市磐華律師事務(wù)所11336
• 代理人: 董巍,高偉

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)

在半導(dǎo)體技術(shù)領(lǐng)域中，半導(dǎo)體集成電路的制造是極其復(fù)雜的過程。在半導(dǎo)體集成電路的后段制程（BEOL）中，通常需要在金屬互連線間采用氧化硅等普通絕緣材料，以使相鄰的金屬互連線電隔離。然而，隨著元件的微型化及集成度的增加，電路中互連導(dǎo)線數(shù)目不斷的增多，互連導(dǎo)線架構(gòu)中的電阻(R)及電容(C)寄生效應(yīng)增大，而寄生效應(yīng)的增大造成嚴(yán)重的傳輸延遲(RC Delay)。因此，現(xiàn)有技術(shù)在半導(dǎo)體工藝的后段制程（BEOL）中通常采用低k（介電常數(shù)小于2.5）介電薄膜作為絕緣材料層，以減少相鄰金屬線之間的電容耦合，降低傳輸延遲。

現(xiàn)有技術(shù)中常用的半導(dǎo)體器件的制造方法，在形成低k介電薄膜時(shí)，如圖1所示，一般包括如下步驟：

步驟E1、提供襯底，在所述襯底上沉積低k介電材料層。

示例性的，所述襯底為形成了前端器件的半導(dǎo)體襯底，該低k介電材料層直接形成于襯底的刻蝕停止層之上。

本領(lǐng)域的技術(shù)人員可以理解，所述襯底并不以半導(dǎo)體襯底為限，所述低k介電材料層亦不以形成于刻蝕停止層之上為限。

步驟E2、對(duì)所述低k介電材料層進(jìn)行紫外光固化處理（UV cure process）。

進(jìn)行紫外光固化處理后，所述低k介電材料層上一般會(huì)出現(xiàn)很多小孔（pore），形成多孔（Porosity）結(jié)構(gòu)。

步驟E3、在所述低k介電材料層上形成硬掩膜（Hard Mask）。

進(jìn)行紫外光固化處理后，在低k介電材料層上形成硬掩膜。其中，所述硬掩膜為自下而上由低k介電材料、正硅酸乙脂（TEOS）、金屬和氧化物材料形成的多層硬掩膜結(jié)構(gòu)。

經(jīng)過上述工藝流程，完成了現(xiàn)有技術(shù)中的低k介電薄膜的制造。按照上述方法形成的低k介電薄膜，由于低k介電材料層具有多孔結(jié)構(gòu)，很容易吸收器件中的水分（moisture），導(dǎo)致在低k介電材料層與硬掩膜之間產(chǎn)生隆起缺陷（bump defect）。而隆起缺陷造成的低k介電薄膜不良，會(huì)傳遞到整個(gè)半導(dǎo)體器件中，很容易造成半導(dǎo)體器件的良率下降。

因此，有必要提出一種新的半導(dǎo)體器件的制造方法，以解決現(xiàn)有技術(shù)中出現(xiàn)的上述問題。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：

步驟S101：提供襯底，在所述襯底上形成低k介電材料層；

步驟S102：對(duì)所述低k介電材料層進(jìn)行紫外光固化處理；

步驟S103：對(duì)所述低k介電材料層進(jìn)行氦等離子體處理，并利用四甲基硅烷對(duì)所述低k介電材料層進(jìn)行處理；

步驟S104：在所述襯底上形成第一硬掩膜。

其中，在所述步驟S103中，對(duì)所述低k介電材料層進(jìn)行氦等離子體處理的工藝條件為：氣體壓力為4~7torr，氣體流速為 100~1000sccm，功率為150-500W。

其中，在所述步驟S103中，利用四甲基硅烷對(duì)所述低k介電材料層進(jìn)行處理時(shí)，所采用的載體氣體為氦氣，載體氣體的流速為 100~1000sccm。

其中，在所述步驟S103中，利用四甲基硅烷對(duì)所述低k介電材料層進(jìn)行處理的工藝條件為：氣體壓力為4~7torr，氣體流速為 100~1000sccm，采用的功率為150-500W。

其中，在所述步驟S104中所形成的第一硬掩膜為低k介電材料。

其中，在所述步驟S104之后還包括步驟S105：對(duì)所述第一硬掩膜進(jìn)行氦等離子體處理，并利用四甲基硅烷對(duì)所述第一硬掩膜進(jìn)行處理。

其中，在所述步驟S105中，對(duì)所述第一硬掩膜進(jìn)行氦等離子體處理的工藝條件為：氣體壓力為4~7torr，氣體流速為100~1000sccm，功率為150-500W。

其中，在所述步驟S105中，利用四甲基硅烷對(duì)所述第一硬掩膜進(jìn)行處理時(shí)，所采用的載體氣體為氦氣，載體氣體的流速為 100~1000sccm。

其中，在所述步驟S105中，利用四甲基硅烷對(duì)所述第一硬掩膜進(jìn)行處理的工藝條件為：氣體壓力為4~7torr，氣體流速為 100~1000sccm，采用的功率為150-500W。

其中，在所述步驟S105之后還包括步驟S106：在所述襯底上形成第二硬掩膜。

其中，所述第二硬掩膜的材料為正硅酸乙脂。

進(jìn)一步的，在所述步驟S106之后還包括步驟S107：在所述第二硬掩膜上形成金屬硬掩膜。