[發(fā)明專利]一種半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201210475974.6
• 申請日: 2012-11-21
• 公開（公告）號: CN103839981A
• 公開（公告）日: 2014-06-04
• 發(fā)明（設計）人: 鮑宇;平延磊
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/49;H01L21/28
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發(fā)明涉及半導體技術領域，具體而言涉及一種半導體器件及其制造方法。

背景技術

在半導體制造過程中，隨著半導體集成電路集成密度越來越高，半導體器件也越來越小，半導體器件溝道也會相應的變短，而源襯、漏襯PN結分享溝道耗盡區(qū)電荷與溝道總電荷的比例將增大，從而導致柵控能力下降，形成短溝道效應（Short?Channel?Effect，簡稱SCE）。

短溝道效應是半導體器件的溝道長度縮小時常見的現(xiàn)象，它會造成閾值電壓漂移、源漏穿通，在較高漏壓下還會造成漏極感應勢壘降低等特性，嚴重時甚至會造成半導體器件的性能失效。

隨著半導體器件制造技術的工藝節(jié)點的不斷減小，如何防止或減小短溝道效應，已經(jīng)成為半導體業(yè)界普通關心的問題?，F(xiàn)有技術中存在一種用于減小短溝道效應的技術方案，其通過以與半導體襯底成一定傾角向半導體襯底中注入一定劑量的功函數(shù)調節(jié)離子的方式，來減小短溝道效應。然而，該方法在進行離子注入時，注入的離子劑量以及選擇的傾角往往很難控制，所實現(xiàn)的減小短溝道效應的技術效果往往并不理想。

因此，為了較小短溝道效應，需要提出一種新的半導體器件及其制造方法。

發(fā)明內容

針對現(xiàn)有技術的不足，本發(fā)明提供一種半導體器件及其制造方法，以減小短溝道效應。

本發(fā)明實施例提供一種半導體器件，包括柵極結構，所述柵極結構中包括功函數(shù)金屬層，其中，所述功函數(shù)金屬層的中間區(qū)域與邊緣區(qū)域的厚度不同。

進一步的，所述功函數(shù)金屬層的中間區(qū)域形成有凹槽。

進一步的，所述功函數(shù)金屬層的中間區(qū)域形成有凸起。

其中，所述功函數(shù)金屬層的材料為氮化鈦。

其中，所述半導體器件還包括位于所述功函數(shù)金屬層下方的高k介電層和位于所述功函數(shù)金屬層上方的金屬柵極。

本發(fā)明實施例還提供一種半導體器件的制造方法，所述方法包括形成柵極的功函數(shù)金屬層的步驟，其中，所述功函數(shù)金屬層的中間區(qū)域與邊緣區(qū)域的厚度不同。

其中，所述功函數(shù)金屬層的中間區(qū)域形成有凹槽。

其中，所述功函數(shù)金屬層的中間區(qū)域形成有凸起。

進一步的，本發(fā)明實施例的半導體器件的制造方法包括如下步驟：

步驟S101：提供半導體襯底，在所述半導體襯底上依次形成柵極介電薄膜、功函數(shù)金屬薄膜、多晶硅薄膜和硬掩膜層；

步驟S102：對所述硬掩膜層進行圖形化以形成柵極硬掩膜，以所述柵極硬掩膜為掩膜對所述多晶硅薄膜、功函數(shù)金屬薄膜和柵極介電薄膜進行刻蝕，形成包括偽柵極、功函數(shù)金屬層和柵極介電層的柵極結構；

步驟S103：在所述柵極結構的兩側形成側壁，并在所述半導體襯底上形成源極和漏極；

步驟S104：在所述半導體襯底上形成層間介電層；

步驟S105：在所述功函數(shù)金屬層的中間區(qū)域形成凹槽并暴露出所述功函數(shù)金屬層。

在一種方案中，所述步驟S105包括：

步驟S10511：去除所述柵極硬掩膜，在所述偽柵極的上方、所述側壁的內側分別形成反向側壁；

步驟S10512：以所述反向側壁為掩膜，刻蝕去除所述偽柵極未被所述反向側壁覆蓋的部分，并刻蝕掉一定厚度的所述功函數(shù)金屬層未被所述反向側壁覆蓋的部分，以在所述功函數(shù)金屬層的中間區(qū)域形成凹槽；

步驟S10513：去除所述反向側壁和所述偽柵極。

在另一種方案中，所述步驟S105包括：

步驟S10521：去除所述柵極硬掩膜和所述偽柵極，在所述功函數(shù)金屬層的上方、所述側壁的內側分別形成反向側壁；

步驟S10522：以所述反向側壁為掩膜對所述功函數(shù)金屬層進行刻蝕，以在所述功函數(shù)金屬層的中間區(qū)域形成凹槽；

步驟S10523：去除所述反向側壁。

進一步的，本發(fā)明實施例的半導體器件的制造方法還可以包括如下步驟：

步驟S201：提供半導體襯底，在所述半導體襯底上依次形成柵極介電薄膜、功函數(shù)金屬薄膜、多晶硅薄膜和硬掩膜層；

步驟S202：對所述硬掩膜層進行圖形化以形成柵極硬掩膜，以所述柵極硬掩膜為掩膜對所述多晶硅薄膜、功函數(shù)金屬薄膜進行刻蝕，去除所述多晶硅薄膜未被所述柵極硬掩膜覆蓋的部分以形成偽柵極，并去除一定厚度的所述功函數(shù)金屬薄膜未被所述柵極硬掩膜覆蓋的部分；

步驟S203：在所述功函數(shù)金屬薄膜的上方、所述柵極硬掩膜的兩側形成第一側壁；