[發明專利]一種半導體器件及其制造方法

有效

• 申請號: 201210475974.6
• 申請日: 2012-11-21
• 公開（公告）號: CN103839981A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 鮑宇;平延磊
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/49;H01L21/28
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種半導體器件，包括柵極結構，所述柵極結構中包括功函數金屬層，其特征在于，所述功函數金屬層的中間區域與邊緣區域的厚度不同。

2.如權利要求1所述的半導體器件，其特征在于，所述功函數金屬層的中間區域形成有凹槽。

3.如權利要求1所述的半導體器件，其特征在于，所述功函數金屬層的中間區域形成有凸起。

4.如權利要求1所述的半導體器件，其特征在于，所述功函數金屬層的材料為氮化鈦。

5.如權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括位于所述功函數金屬層下方的高k介電層和位于所述功函數金屬層上方的金屬柵極。

6.一種半導體器件的制造方法，其特征在于，所述方法包括形成柵極的功函數金屬層的步驟，其中，所述功函數金屬層的中間區域與邊緣區域的厚度不同。

7.如權利要求6所述的半導體器件的制造方法，其特征在于，所述功函數金屬層的中間區域形成有凹槽。

8.如權利要求6所述的半導體器件的制造方法，其特征在于，所述功函數金屬層的中間區域形成有凸起。

9.如權利要求6所述的半導體器件的制造方法，其特征在于，所述方法包括如下步驟：

步驟S101：提供半導體襯底，在所述半導體襯底上依次形成柵極介電薄膜、功函數金屬薄膜、多晶硅薄膜和硬掩膜層；

步驟S102：對所述硬掩膜層進行圖形化以形成柵極硬掩膜，以所述柵極硬掩膜為掩膜對所述多晶硅薄膜、功函數金屬薄膜和柵極介電薄膜進行刻蝕，形成包括偽柵極、功函數金屬層和柵極介電層的柵極結構；

步驟S103：在所述柵極結構的兩側形成側壁，并在所述半導體襯底上形成源極和漏極；

步驟S104：在所述半導體襯底上形成層間介電層；

步驟S105：在所述功函數金屬層的中間區域形成凹槽并暴露出所述功函數金屬層。

10.如權利要求9所述的半導體器件的制造方法，其特征在于，所述步驟S105包括：

步驟S10511：去除所述柵極硬掩膜，在所述偽柵極的上方、所述側壁的內側分別形成反向側壁；

步驟S10512：以所述反向側壁為掩膜，刻蝕去除所述偽柵極未被所述反向側壁覆蓋的部分，并刻蝕掉一定厚度的所述功函數金屬層未被所述反向側壁覆蓋的部分，以在所述功函數金屬層的中間區域形成凹槽；

步驟S10513：去除所述反向側壁和所述偽柵極。

11.如權利要求9所述的半導體器件的制造方法，其特征在于，所述步驟S105包括：

步驟S10521：去除所述柵極硬掩膜和所述偽柵極，在所述功函數金屬層的上方、所述側壁的內側分別形成反向側壁；

步驟S10522：以所述反向側壁為掩膜對所述功函數金屬層進行刻蝕，以在所述功函數金屬層的中間區域形成凹槽；

步驟S10523：去除所述反向側壁。

12.如權利要求6所述的半導體器件的制造方法，其特征在于，所述方法包括：

步驟S201：提供半導體襯底，在所述半導體襯底上依次形成柵極介電薄膜、功函數金屬薄膜、多晶硅薄膜和硬掩膜層；

步驟S202：對所述硬掩膜層進行圖形化以形成柵極硬掩膜，以所述柵極硬掩膜為掩膜對所述多晶硅薄膜、功函數金屬薄膜進行刻蝕，去除所述多晶硅薄膜未被所述柵極硬掩膜覆蓋的部分以形成偽柵極，并去除一定厚度的所述功函數金屬薄膜未被所述柵極硬掩膜覆蓋的部分；

步驟S203：在所述功函數金屬薄膜的上方、所述柵極硬掩膜的兩側形成第一側壁；

步驟S204：以所述第一側壁和所述柵極硬掩膜為掩膜對所述功函數金屬薄膜和柵極介電薄膜進行刻蝕，去除所述功函數金屬薄膜和柵極介電薄膜未被所述第一側壁和柵極硬掩膜覆蓋的部分，形成功函數金屬層和柵極介電層；

步驟S205：在所述半導體襯底上、所述第一側壁的外側形成第二側壁，并在所述半導體襯底上形成源極和漏極；

步驟S206：在所述半導體襯底上形成層間介電層；

步驟S207：去除所述柵極硬掩膜、偽柵極和第一側壁。

13.如權利要求9或12所述的半導體器件的制造方法，其特征在于，所述柵極介電薄膜為高k介電材料薄膜。