[發明專利]存儲器電路

在審

• 申請號: 201210473174.0
• 申請日: 2012-11-20
• 公開（公告）號: CN103000218A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 顧靖
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種存儲器電路，其特征在于，包括：若干個扇區，每一扇區至少包括兩行平行的存儲單元，所述存儲單元包括第一存儲位單元和第二存儲位單元；每一行存儲單元對應于一條第一控制線、一條第二控制線和一條字線，所述第一控制線控制第一存儲位單元，所述第二控制線控制第二存儲位單元，所述第一控制線、第二控制線和字線互相平行；若干條與所述字線垂直的位線；同一扇區內的至少兩條相鄰第一控制線互相連接，同一扇區內的至少兩條相鄰第二控制線互相連接。

2.如權利要求1所述的存儲器電路，其特征在于，還包括若干個扇區譯碼單元，每個扇區譯碼單元對應于一個扇區，所述扇區譯碼單元包括第一控制線譯碼單元、第二控制線譯碼單元和字線譯碼單元，所述字線譯碼單元用于控制同一扇區中每一條字線的電壓，所述第一控制線譯碼單元用于控制同一扇區第一控制線的電壓，所述第二控制線譯碼單元用于控制同一扇區第二控制線的電壓。

3.如權利要求2所述的存儲器電路，其特征在于，當同一扇區的第一控制線全部互相連接，同一扇區的第二控制線全部互相連接，所述第一控制線譯碼單元用于同時控制同一扇區中所有的第一控制線的電壓，所述第二控制線譯碼單元用于同時控制同一扇區所有的第二控制線的電壓。

4.如權利要求3所述的存儲器電路，其特征在于，當進行編程操作或讀取操作時，同一扇區的第一控制線的電壓相等，同一扇區的第二控制線的電壓相等，待編程或待讀取的存儲單元對應的字線的電壓與其余字線的電壓不同。

5.如權利要求2所述的存儲器電路，其特征在于，位于一個扇區內的一部分第一控制線互相連接，位于一個扇區內對應的一部分第二控制線互相連接，且位于一個扇區內的另一部分第一控制線互相連接，位于一個扇區內對應的另一部分第二控制線互相連接，所述第一控制線譯碼單元用于同時控制不同部分的第一控制線的電壓，所述第二控制線譯碼單元用于同時控制不同部分的第二控制線的電壓。

6.如權利要求5所述的存儲器電路，其特征在于，當進行編程操作或讀取操作時，同一部分的第一控制線的電壓相等，與同一扇區的其余部分、其余扇區的第一控制線的電壓不相等，同一部分的第二控制線的電壓相等，與同一扇區的其余部分、其余扇區的第二控制線的電壓不相同，且待編程或待讀取的存儲單元對應的字線的電壓與其余字線的電壓不同。

7.如權利要求1所述的存儲器電路，其特征在于，所述存儲單元包括：半導體襯底，位于所述半導體襯底上的柵極，位于所述柵極兩側的第一存儲位單元和第二存儲位單元，所述第一存儲位單元、第二存儲位單元和半導體襯底與柵極之間具有隧穿氧化層，位于所述第一存儲位單元遠離柵極一側的半導體襯底內的源極，位于所述第二存儲位單元遠離柵極一側的半導體襯底內的漏極，所述第一存儲位單元包括第一浮柵、第一控制柵和覆蓋所述第一浮柵、第一控制柵的第一側墻，所述第二存儲位單元包括第二浮柵、第二控制柵和覆蓋所述第二浮柵、第二控制柵的第二側墻。

8.如權利要求7所述的存儲器電路，其特征在于，所述第一控制柵與第一控制線相連接，所述第二控制柵與第二控制線相連接，所述柵極與字線相連接，所述源極與位于對應存儲單元一側的位線相連接，所述漏極與位于對應存儲單元另一側的位線相連接。

9.如權利要求1所述的存儲器電路，其特征在于，在進行編程操作或讀取操作時，通過控制位線的電壓和對應字線的電壓來選擇待編程或待讀取的存儲單元，待編程或待讀取的存儲單元一側的所有位線電壓值與另一側的所有位線電壓值不同。

10.如權利要求1所述的存儲器電路，其特征在于，在進行編程操作或讀取操作時，通過控制對應位線的電壓和對應字線的電壓來選擇待編程或待讀取的存儲單元，在其余位線上施加的電壓逐漸遞減，直到降為0V。

11.如權利要求1所述的存儲器電路，其特征在于，所述一個扇區中存儲單元的行數大于等于2行。