[發明專利]用于功率MOS晶體管的裝置和方法有效
| 申請號: | 201210468800.7 | 申請日: | 2012-11-19 |
| 公開(公告)號: | CN103545371A | 公開(公告)日: | 2014-01-29 |
| 發明(設計)人: | 伍震威;周學良;蘇柏智;柳瑞興 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/10;H01L21/336 |
| 代理公司: | 北京德恒律治知識產權代理有限公司 11409 | 代理人: | 章社杲;孫征 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 功率 mos 晶體管 裝置 方法 | ||
技術領域
本發明一般地涉及半導體技術領域,更具體地來說,涉及半導體器件及其形成方法。
背景技術
由于諸如晶體管、二極管、電阻器、電容器等的各種電子部件的集成密度的改進,半導體工業經歷了快速增長。通常,這種集成密度的改進源于半導體工藝節點的縮小(例如,工藝節點縮小到20nm以下的節點)。隨著半導體器件按比例縮小,需要新技術來維持從一代到下一代的電子元件的性能。例如,可以期望用于功率應用的晶體管的較低的柵極與漏極電容和較低的導通阻抗。
隨著半導體技術發展,金屬氧化物半導體場效應晶體管(MOSFET)廣泛用于當今的集成電路中。MOSFET是電壓控制器件。當控制電壓施加給MOSFET的柵極并且控制電壓大于MOSFET的閾值時,在MOSFET的漏極和源極之間建立了導電通道。因此,電流流經MOSFET的漏極和源極之間。另一方面,當控制電壓小于MOSFET的閾值時,MOSFET相應地截止。
MOSFET可以包括兩大類。一種是n溝道MOSFET,另一種是p溝道MOSFET。根據結構差異,MOSFET可以被進一步劃分為兩個子類,即,溝道功率MOSFET和橫向功率MOSFET。在溝道功率MOSFET中,采用p體區以形成耦合在形成在p體區上方的源極區和形成在p體區下方的漏極區之間的溝道。此外,在溝道功率MOSFET中,漏極和源極位于晶圓的相對側上。可以存在包括形成在溝道功率MOSFET的漏極和源極之間的柵電極的溝道結構。
溝道功率MOSFET通常被稱為垂直功率MOSFET。由于其較低的柵極驅動功率、快速開關速度和較低導通阻抗,垂直功率MOSFET廣泛應用于高電壓和大電流的應用中。
發明內容
為了解決現有技術中所存在的缺陷,根據本發明的一方面,提供了一種半導體器件,包括:襯底,具有第一導電性;第一區,具有第二導電性并形成在所述襯底上方;第二區,具有所述第二導電性并從所述第一區生長;第三區,具有所述第一導電性并形成在所述第二區中;第一漏極/源極區,具有所述第二導電性并形成在所述第三區中;第一溝槽,包括:介電層,形成在所述第一溝槽的底部中;和柵極區,形成在所述第一溝槽的上部中;第二漏極/源極區,具有所述第二導電性,形成在所述第二區中并位于所述第一溝槽與所述第一漏極/源極區相對的一側;以及第二溝槽,耦合在所述第二漏極/源極區和所述第二區之間,所述第二溝槽具有與所述第一溝槽相同的深度。
在該半導體器件中,所述第二溝槽的寬度大于所述第一溝槽的寬度。
在該半導體器件中,所述第二溝槽被配置成沿著所述第二溝槽的側壁生成積累層。
在該半導體器件中,所述第一區是隱埋層。
在該半導體器件中,所述第二區是外延層。
在該半導體器件中,所述第三區是體區。
該半導體器件進一步包括:第四區,具有所述第一導電性并形成在所述第三區中,其中,所述第四區耦合至所述第一漏極/源極區。
在該半導體器件中,所述柵極區耦合至所述第二溝槽。
在該半導體器件中,所述介電層包括氧化物。
在該半導體器件中,所述第一漏極/源極區是源極;以及所述第二漏極/源極區是漏極。
根據本發明的另一方面,提供了一種器件,包括:第一漏極/源極區,具有第一導電性;第一柵極,形成在第一溝槽中,其中,所述第一溝槽包括形成在所述第一柵極下方的介電層;第二漏極/源極區,具有所述第一導電性,其中,所述第一漏極/源極區和所述第二漏極/源極區形成在所述第一柵極的相對側;以及第二溝槽,其中:所述第二溝槽具有與所述第一溝槽相同的深度;并且所述第二溝槽和所述第一溝槽形成在所述第二漏極/源極區的相對側。
該器件進一步包括:襯底,具有第二導電性;第一區,具有所述第一導電性并形成在所述襯底上方;第二區,具有所述第一導電性并從所述第一區生長,其中,所述第二漏極/源極區形成在所述第二區中;以及第三區,具有所述第二導電性并形成在所述第二區中,其中,所述第一漏極/源極區形成在所述第三區中。
該器件進一步包括:具有所述第二導電性的體區,其中,所述體區耦合至所述第一漏極/源極區。
在該器件中,所述第一柵極包括:第一柵極介電層,形成在所述第一溝槽中,所述第一柵極介電層形成在所述第一溝槽的側壁和所述介電層的頂面上方;以及第一柵電極,形成在所述柵極介電層上方。
在該器件中,所述第二溝槽包括多晶硅。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210468800.7/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





