[發明專利]用于功率MOS晶體管的裝置和方法

有效

• 申請號: 201210468800.7
• 申請日: 2012-11-19
• 公開（公告）號: CN103545371A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 伍震威;周學良;蘇柏智;柳瑞興
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種半導體器件，包括：

襯底，具有第一導電性；

第一區，具有第二導電性并形成在所述襯底上方；

第二區，具有所述第二導電性并從所述第一區生長；

第三區，具有所述第一導電性并形成在所述第二區中；

第一漏極/源極區，具有所述第二導電性并形成在所述第三區中；

第一溝槽，包括：

介電層，形成在所述第一溝槽的底部中；和

柵極區，形成在所述第一溝槽的上部中；

第二漏極/源極區，具有所述第二導電性，形成在所述第二區中并位于所述第一溝槽與所述第一漏極/源極區相對的一側；以及

第二溝槽，耦合在所述第二漏極/源極區和所述第二區之間，所述第二溝槽具有與所述第一溝槽相同的深度。

2.根據權利要求1所述的半導體器件，其中，所述第二溝槽的寬度大于所述第一溝槽的寬度。

3.根據權利要求1所述的半導體器件，其中，所述第二溝槽被配置成沿著所述第二溝槽的側壁生成積累層。

4.根據權利要求1所述的半導體器件，其中，所述第一區是隱埋層。

5.根據權利要求1所述的半導體器件，其中，所述第二區是外延層。

6.根據權利要求1所述的半導體器件，其中，所述第三區是體區。

7.根據權利要求1所述的半導體器件，進一步包括：

第四區，具有所述第一導電性并形成在所述第三區中，其中，所述第四區耦合至所述第一漏極/源極區。

8.根據權利要求1所述的半導體器件，其中，所述柵極區耦合至所述第二溝槽。

9.一種器件，包括：

第一漏極/源極區，具有第一導電性；

第一柵極，形成在第一溝槽中，其中，所述第一溝槽包括形成在所述第一柵極下方的介電層；

第二漏極/源極區，具有所述第一導電性，其中，所述第一漏極/源極區和所述第二漏極/源極區形成在所述第一柵極的相對側；以及

第二溝槽，其中：

所述第二溝槽具有與所述第一溝槽相同的深度；并且

所述第二溝槽和所述第一溝槽形成在所述第二漏極/源極區的相對側。

10.一種方法，包括：

在具有第二導電性的襯底上方形成具有第一導電性的隱埋層；

從所述隱埋層生長具有所述第一導電性的外延層；

形成延伸到所述外延層和所述隱埋層中的第一溝槽和第二溝槽，其中：

所述第一溝槽和所述第二溝槽具有相同的深度；并且

所述第二溝槽的寬度大于所述第一溝槽的寬度；

在所述第一溝槽的底部中形成介電層；

在所述第一溝槽的上部中形成第一柵電極；

將具有所述第二導電性的離子注入到位于所述第一溝槽的第一側的所述外延層中以形成體區；

在位于所述第一溝槽的第一側的所述體區上方形成第一漏極/源極區；以及

在位于所述第一溝槽的第二側的所述外延層上方形成第二漏極/源極區。