[發(fā)明專利]具有自包含式測試單元的半導(dǎo)體存儲器件及其測試方法

無效

• 申請?zhí)枺?/td>: 201210465502.2
• 申請日: 2012-11-16
• 公開（公告）號: CN103456366A
• 公開（公告）日: 2013-12-18
• 發(fā)明（設(shè)計）人: 全泰昊;鄭畯燮;鄭升炫
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363
• 代理人: 石卓瓊;俞波

相關(guān)申請的交叉引用

本申請要求2012年5月31日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2012-0058231的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明總體而言涉及一種半導(dǎo)體存儲器件，更具體而言涉及一種包括測試單元的半導(dǎo)體存儲器件及其測試方法。

背景技術(shù)

一般來說，半導(dǎo)體存儲器件分成易失性存儲器件和非易失性存儲器件。易失性存儲器件會在電力切斷時丟失其中儲存的數(shù)據(jù)，而非易失性存儲器件在電力切斷時仍會保留其中儲存的數(shù)據(jù)。非易失性存儲器件包括各種類型的存儲器單元晶體管。非易失性存儲器件可以根據(jù)存儲器單元晶體管的結(jié)構(gòu)分成快閃存儲器件、鐵電RAM（FRAM，F(xiàn)erroelectric?RAM）、磁性RAM（MRAM，Magnetic?RAM）、相變RAM（PRAM，Phase?Change?RAM）等。

在非易失性存儲器件之中，快閃存儲器件根據(jù)存儲器單元與位線之間的連接狀態(tài)而大致分成NOR快閃存儲器件和NAND快閃存儲器件。NOR快閃存儲器件具有二個或多個存儲器單元晶體管并聯(lián)至一個位線的結(jié)構(gòu)。因此，NOR快閃存儲器件擁有良好的隨機存取時間特征。另一方面，NAND快閃存儲器件具有二個或多個存儲器單元晶體管串聯(lián)至一個位線的結(jié)構(gòu)。這種結(jié)構(gòu)稱為單元存儲串結(jié)構(gòu)，而且每個單元存儲串需要一個位線接觸。因此，NAND快閃存儲器件在集成度方面具有優(yōu)異的特征。

快閃存儲器件的存儲器單元根據(jù)閾值電壓分布而分成導(dǎo)通單元（on?cell）和截止單元（off?cell）。導(dǎo)通單元為擦除的單元（erased?cell），截止單元為編程的單元（programmedcell）。編程的存儲器單元的閾值電壓可能會因各種因素而改變。例如，編程的存儲器單元的閾值電壓可能會因相鄰存儲器單元之間的編程干擾或耦接而改變。下面將更明確地說明編程的存儲器單元的閾值電壓變化。

例如，相鄰存儲器單元的編程狀態(tài)（即閾值電壓分布）可能會根據(jù)在編程操作期間被編程在選中的存儲器單元中的數(shù)據(jù)而改變。另外，在讀取操作期間，流經(jīng)選中的存儲器單元的單元電流可能會根據(jù)相鄰存儲器單元的編程狀態(tài)（即閾值電壓分布）而改變。換言之，存儲器單元的閾值電壓可能會根據(jù)要被編程在選中的存儲器單元中的數(shù)據(jù)或指示相鄰存儲器單元的編程狀態(tài)的數(shù)據(jù)模式（data?pattern）而改變。

如上面所述，存儲器單元可能會根據(jù)特定數(shù)據(jù)模式而或多或少受到編程干擾或耦接的影響。因此，需要有測試半導(dǎo)體存儲器件是否針對各種數(shù)據(jù)模式執(zhí)行穩(wěn)定操作的器件和方法。

發(fā)明內(nèi)容

本文描述一種包括測試單元的半導(dǎo)體存儲器件及其測試方法。

在本發(fā)明的實施例中，一種半導(dǎo)體存儲器件的測試方法包括以下步驟：在半導(dǎo)體存儲器件內(nèi)部產(chǎn)生第一隨機數(shù)據(jù)模式，并且將第一隨機數(shù)據(jù)模式編程在半導(dǎo)體存儲器件中；以及在半導(dǎo)體存儲器件里產(chǎn)生第二隨機數(shù)據(jù)模式，并且比較第二隨機數(shù)據(jù)模式與從半導(dǎo)體存儲器件的存儲器單元讀取的數(shù)據(jù)模式。

在本發(fā)明的一個實施例中，一種半導(dǎo)體存儲器件的測試方法包括以下步驟：響應(yīng)于從外部器件提供的測試命令在半導(dǎo)體存儲器件內(nèi)部產(chǎn)生隨機數(shù)據(jù)模式；利用隨機數(shù)據(jù)模式執(zhí)行測試；以及輸出測試結(jié)果至外部器件。

在本發(fā)明的一個實施例中，一種半導(dǎo)體存儲器件包括：存儲器單元；隨機數(shù)據(jù)模式測試單元，其被配置成產(chǎn)生隨機數(shù)據(jù)模式；以及數(shù)據(jù)讀取/寫入電路，其被配置成在測試操作期間將從隨機數(shù)據(jù)模式測試單元提供的隨機數(shù)據(jù)模式編程在存儲器單元中。

附圖說明

結(jié)合附圖說明本發(fā)明的特點、方面以及實施例，其中：

圖1是說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的框圖；

圖2是示出根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的測試方法的流程圖；

圖3是更加詳細(xì)地示出圖2的測試方法的測試編程方法的流程圖；

圖4是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的框圖；

圖5是說明圖3的測試編程方法的時序圖；

圖6是更加詳細(xì)地示出圖2的測試方法的第一測試讀取方法的流程圖；

圖7是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的框圖；

圖8是說明圖6的第一測試讀取方法的時序圖；

圖9是更加詳細(xì)地示出圖2的測試方法的第二測試讀取方法的流程圖；

圖10是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的框圖；

圖11是說明圖9的第二測試讀取方法的時序圖；