[發(fā)明專利]降低LDMOS器件峰值電場的版圖結(jié)構(gòu)及方法

有效

• 申請?zhí)枺?/td>: 201210460902.4
• 申請日: 2012-11-15
• 公開（公告）號: CN103811547A
• 公開（公告）日: 2014-05-21
• 發(fā)明（設(shè)計）人: 寧開明
• 申請（專利權(quán)）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀鐵

技術(shù)領(lǐng)域

本發(fā)明涉及半導體器件結(jié)構(gòu)，具體屬于一種降低LDMOS器件峰值電場的版圖結(jié)構(gòu)及方法。

背景技術(shù)

隨著節(jié)能減排的意識逐漸深入人心，以及智能電網(wǎng)項目的開展，功率半導體(PowerIntegrated?Circuit，簡稱PIC)特別是超高壓功率半導體在用電和配電領(lǐng)域的市場前景將非常廣闊，如LED市電照明、高效馬達驅(qū)動、配電網(wǎng)的改造、電能的AC/DC轉(zhuǎn)換等。在所有的功率半導體器件中，LDMOS（Lateral?Double?Diffused?MOSFET，即橫向雙擴散金屬氧化物半導體場效應(yīng)管）高壓器件具有工作電壓高、工藝相對簡單、開關(guān)頻率高的特性，并且LDMOS器件的漏極、源極和柵極都位于其表面，易于同低壓CMOS(Complementary?Metal?Oxide?Semiconductor，即互補型金屬氧化物半導體)及BJT（Bipolar?Junction?Transistor，即雙極晶體管）等器件在工藝上相兼容，特別是在AC/DC,DC/DC轉(zhuǎn)換等電路中可以進行器件集成，因而LDMOS器件受到廣泛關(guān)注，被認為特別適合用作高壓集成電路和功率集成電路中的高壓功率器件。從1979年J.A.Appels提出著名的RESURF(Reduce?Surface?Field，即降低表面電場技術(shù))原理以來，LDMOS器件得到了迅速的發(fā)展。

現(xiàn)有技術(shù)中一種常規(guī)的LDMOS器件，如圖1所示為該LDMOS器件的截面示意圖，圖2所示為該器件的橫向斷面示意圖，它是一種Double?RESURF?LDMOS器件，以N型為例，包括P型硅襯底1，在硅襯底1上形成N型深阱2，該N型深阱2構(gòu)成漂移區(qū)；N型深阱2中形成有場氧化層7，該場氧化層7下方形成有P型埋層3，該埋層3位于N型深阱2的頂部并與場氧化層7縱向接觸。P型硅襯底1中形成有P型阱區(qū)4，P型阱區(qū)4與N型深阱2橫向接觸，P型阱區(qū)4由P+摻雜區(qū)6引出，源端由第一N+摻雜區(qū)5形成，第一N+第一摻雜區(qū)5和P+摻雜區(qū)6橫向相連形成位于P型阱區(qū)4內(nèi)的源區(qū)，N型深阱2中形成由N+第二摻雜區(qū)9組成的漏區(qū)。靠近漏區(qū)一側(cè)的場氧化層7鳥嘴處和另一側(cè)場氧化層7上形成有多晶場板8。其中，靠近源區(qū)一側(cè)的多晶場板8一部分位于P型阱區(qū)4上，其下方為溝道區(qū)，另一部分位于場氧化層7上，調(diào)節(jié)下方的電場。N+第一摻雜區(qū)5和P+摻雜區(qū)6通過金屬場板11引出源極，N+第二摻雜區(qū)9通過金屬場板11與靠近漏區(qū)一側(cè)的場氧化層7鳥嘴處的多晶場板8相連。

現(xiàn)有技術(shù)中，靠近源端的場氧化層7鳥嘴邊界的電場比較集中，容易發(fā)生擊穿，導致器件失效。并且，該處是場氧與柵氧的邊界，電場較強，在源端加入電壓時，會導致器件的熱載流子效應(yīng)(Hot?carrier?Effect,簡稱HCE)加大，不利于器件的可靠性。因此降低該處的電場，不但可以提高器件的擊穿電壓，而且還可以提高器件的可靠性。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種降低LDMOS器件峰值電場的版圖結(jié)構(gòu)及方法，可以降低LDMOS器件中靠近源端的場氧鳥嘴處的峰值電場，防止擊穿，提高器件的耐壓水平。

為解決上述技術(shù)問題，本發(fā)明提供一種降低LDMOS器件峰值電場的版圖結(jié)構(gòu)，所述LDMOS器件包括具有第一導電類型的硅襯底，在硅襯底上形成具有與第一導電類型相反的第二導電類型的深阱，所述深阱構(gòu)成漂移區(qū)；深阱中形成有場氧化層，場氧化層下方形成具有第一導電類型的埋層，所述埋層位于深阱的頂部或內(nèi)部；所述LDMOS器件的源區(qū)由具有第二導電類型的第一摻雜區(qū)組成，該第一摻雜區(qū)形成于具有第一導電類型的阱區(qū)內(nèi)，所述阱區(qū)位于場氧化層的一側(cè)，所述漏端由具有第二導電類型的第二摻雜區(qū)組成，該第二摻雜區(qū)形成于所述深阱中且位于場氧化層的另一側(cè)，所述埋層至少在靠近源區(qū)的一側(cè)與深阱交替間隔分布。

優(yōu)選的，所述埋層為連續(xù)的條狀結(jié)構(gòu)，間隔分布在深阱頂部或內(nèi)部，其一端靠近源區(qū)，另一端靠近漏端。

優(yōu)選的，所述埋層為分段結(jié)構(gòu)，間隔分布在深阱頂部或內(nèi)部。

優(yōu)選的，所述埋層靠近源區(qū)的一側(cè)為多指結(jié)構(gòu)，與深阱間隔分布。

進一步的，所述第一摻雜區(qū)所在的阱區(qū)位于硅襯底中，該阱區(qū)與深阱橫向接觸。或者，所述第一摻雜區(qū)所在的阱區(qū)位于深阱中。或者，所述第一摻雜區(qū)所在的阱區(qū)位于一具有第二導電類型的深阱區(qū)中，該深阱區(qū)位于硅襯底中，并與深阱橫向接觸。

在上述結(jié)構(gòu)中，第一導電類型為P型，則第二導電類型為N型，相反的，第一導電類型為N型，第二導電類型則為P型。