[發(fā)明專利]降低LDMOS器件峰值電場的版圖結(jié)構(gòu)及方法

有效

• 申請?zhí)枺?/td>: 201210460902.4
• 申請日: 2012-11-15
• 公開（公告）號: CN103811547A
• 公開（公告）日: 2014-05-21
• 發(fā)明（設(shè)計）人: 寧開明
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀(jì)鐵

1.一種降低LDMOS器件峰值電場的方法，所述LDMOS器件包括具有第一導(dǎo)電類型的硅襯底，在硅襯底上形成具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型的深阱，所述深阱構(gòu)成漂移區(qū)；深阱中形成有場氧化層，場氧化層下方形成具有第一導(dǎo)電類型的埋層，所述埋層位于深阱的頂部或內(nèi)部；所述LDMOS器件的源區(qū)由具有第二導(dǎo)電類型的第一摻雜區(qū)組成，該第一摻雜區(qū)形成于具有第一導(dǎo)電類型的阱區(qū)內(nèi)，所述阱區(qū)位于場氧化層的一側(cè)，所述漏端由具有第二導(dǎo)電類型的第二摻雜區(qū)組成，該第二摻雜區(qū)形成于所述深阱中且位于場氧化層的另一側(cè)，其特征在于，所述埋層與深阱至少在靠近源區(qū)的一側(cè)形成自建電場，該自建電場與漏端電壓所形成的電場相垂直。

2.一種降低LDMOS器件峰值電場的版圖結(jié)構(gòu)，所述LDMOS器件包括具有第一導(dǎo)電類型的硅襯底，在硅襯底上形成具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型的深阱，所述深阱構(gòu)成漂移區(qū)；深阱中形成有場氧化層，場氧化層下方形成具有第一導(dǎo)電類型的埋層，所述埋層位于深阱的頂部或內(nèi)部；所述LDMOS器件的源區(qū)由具有第二導(dǎo)電類型的第一摻雜區(qū)組成，該第一摻雜區(qū)形成于具有第一導(dǎo)電類型的阱區(qū)內(nèi)，所述阱區(qū)位于場氧化層的一側(cè)，所述漏端由具有第二導(dǎo)電類型的第二摻雜區(qū)組成，該第二摻雜區(qū)形成于所述深阱中且位于場氧化層的另一側(cè)，其特征在于，所述埋層至少在靠近源區(qū)的一側(cè)與深阱交替間隔分布。

3.根據(jù)權(quán)利要求1所述的降低LDMOS器件峰值電場的版圖結(jié)構(gòu)，其特征在于，所述埋層為連續(xù)的條狀結(jié)構(gòu)，間隔分布在深阱頂部或內(nèi)部，其一端靠近源區(qū)，另一端靠近漏端。

4.根據(jù)權(quán)利要求1所述的降低LDMOS器件峰值電場的版圖結(jié)構(gòu)，其特征在于，所述埋層為分段結(jié)構(gòu)，間隔分布在深阱頂部或內(nèi)部。

5.根據(jù)權(quán)利要求1所述的降低LDMOS器件峰值電場的版圖結(jié)構(gòu)，其特征在于，所述埋層靠近源區(qū)的一側(cè)為多指結(jié)構(gòu)，與深阱間隔分布。

6.根據(jù)權(quán)利要求2至5中任一項所述的降低LDMOS器件峰值電場的版圖結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)所在的阱區(qū)位于硅襯底中，該阱區(qū)與深阱橫向接觸。

7.根據(jù)權(quán)利要求2至5中任一項所述的降低LDMOS器件峰值電場的版圖結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)所在的阱區(qū)位于深阱中。

8.根據(jù)權(quán)利要求2至5中任一項所述的降低LDMOS器件峰值電場的版圖結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)所在的阱區(qū)位于一具有第二導(dǎo)電類型的深阱區(qū)中，該深阱區(qū)位于硅襯底中，并與深阱橫向接觸。