[發明專利]一種差分延遲單元電路及環形振蕩器

在審

• 申請號: 201210460445.9
• 申請日: 2012-11-15
• 公開（公告）號: CN103812503A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 梁仁光;胡勝發
• 申請（專利權）人: 安凱(廣州）微電子技術有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

1.一種差分延遲單元電路，其特征在于，所述差分延遲單元電路包括：

第一PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3、第四PMOS管Mp4、第五PMOS管Mp5、第一NMOS管Mn1、第二NMOS管Mn2；

所述第一NMOS管Mn1與第二NMOS管Mn2形成差分對管，所述第一NMOS管Mn1與正輸入節點（IN+）連接，所述第二NMOS管Mn2的柵極與負輸入節點(IN-)連接，所述正輸入節點（IN+）與負輸入節點(IN-)的輸入為差分輸入，所述第一NMOS管Mn1的漏極與負輸出節點（OUT-）連接，所述第二NMOS管Mn2的漏極與正輸出節點（OUT+）連接，所述正輸出節點（OUT+）與負輸出節點（OUT-）的輸出為差分輸出，所述第一PMOS管Mp1和第二PMOS管Mp2交叉耦合，所述第一NMOS管Mn1與第二NMOS管Mn2的源級都接地，所述第一PMOS管Mp1的漏極與負輸出節點（OUT-）連接，所述第二PMOS管Mp2的漏極與正輸出節點（OUT+）連接，所述第一PMOS管Mp1的柵極與正輸出節點（OUT+）連接，第二PMOS管Mp2的柵極與負輸出節點（OUT-）連接，所述第一PMOS管Mp1和第二PMOS管Mp2的源級都接電源（VDD），所述第三PMOS管Mp3的漏極分別與負輸出節點（OUT-）以及所述第三PMOS管Mp3的柵極連接，所述第三PMOS管Mp3的源級與所述第五PMOS管Mp5的漏極連接，所述第四PMOS管Mp4的漏極分別與正輸出節點（OUT+）以及所述第四PMOS管Mp4的柵極連接，所述第四PMOS管Mp4的源級與所述第五PMOS管Mp5的漏極連接，所述第五PMOS管Mp5的源級與電源VDD連接，所述第五PMOS管Mp5的柵極與控制電壓（Vctrl）連接。

2.一種環形振蕩器，其特征在于，所述環形振蕩器包括至少兩個差分延遲單元電路，所述差分延遲單元電路包括：

第一PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3、第四PMOS管Mp4、第五PMOS管Mp5、第一NMOS管Mn1、第二NMOS管Mn2；

所述第一NMOS管Mn1與第二NMOS管Mn2形成差分對管，所述第一NMOS管Mn1與正輸入節點（IN+）連接，所述第二NMOS管Mn2的柵極與負輸入節點(IN-)連接，所述正輸入節點（IN+）與負輸入節點(IN-)的輸入為差分輸入，所述第一NMOS管Mn1的漏極與負輸出節點（OUT-）連接，所述第二NMOS管Mn2的漏極與正輸出節點（OUT+）連接，所述正輸出節點（OUT+）與負輸出節點（OUT-）的輸出為差分輸出，所述第一PMOS管Mp1和第二PMOS管Mp2交叉耦合，所述第一NMOS管Mn1與第二NMOS管Mn2的源級都接地，所述第一PMOS管Mp1的漏極與負輸出節點（OUT-）連接，所述第二PMOS管Mp2的漏極與正輸出節點（OUT+）連接，所述第一PMOS管Mp1的柵極與正輸出節點（OUT+）連接，第二PMOS管Mp2的柵極與負輸出節點（OUT-）連接，所述第一PMOS管Mp1和第二PMOS管Mp2的源級都接電源（VDD），所述第三PMOS管Mp3的漏極分別與負輸出節點（OUT-）以及所述第三PMOS管Mp3的柵極連接，所述第三PMOS管Mp3的源級與所述第五PMOS管Mp5的漏極連接，所述第四PMOS管Mp4的漏極分別與正輸出節點（OUT+）以及所述第四PMOS管Mp4的柵極連接，所述第四PMOS管Mp4的源級與所述第五PMOS管Mp5的漏極連接，所述第五PMOS管Mp5的源級與電源VDD連接，所述第五PMOS管Mp5的柵極與控制電壓（Vctrl）連接。