[發(fā)明專(zhuān)利]一種高電源抑制比的線性電源電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201210459930.4
• 申請(qǐng)日: 2012-11-15
• 公開(kāi)（公告）號(hào): CN103149963A
• 公開(kāi)（公告）日: 2013-06-12
• 發(fā)明（設(shè)計(jì)）人: 蔣仁杰
• 申請(qǐng)（專(zhuān)利權(quán)）人: 長(zhǎng)沙景嘉微電子股份有限公司
• 主分類(lèi)號(hào): G05F1/56
• 分類(lèi)號(hào): G05F1/56
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種高電源抑制比的線性電源電路，其特征在于：

由偏置電路a、偏置電路b、電阻R_P、電阻R₀、電阻R₁、電阻R₂、電容C_C、誤差放大器EA以及功率管M_P組成；偏置電路a包括PMOS管M_a1、PMOS管M_a2、PMOS管M_a3、PMOS管M_a4、NMOS管M_a5、NMOS管M_a6、NMOS管M_a7、NMOS管M_a8、NMOS管M_a9、電阻R_a1、電阻R_a2，偏置電路a的電源為線性電源的輸出V_LDO，PMOS管M_a1、M_a2、M_a3、M_a4以及電阻R_a1的一端連接到V_LDO，電阻R_a1的另一端連接到NMOS管M_a7的柵極和NMOS管M_a8的漏極，電阻R_a2的一端接到NMOS管M_a7的源極和NMOS管M_a8的柵極，另一端接到地，NMOS管M_a8、M_a9的源極接地，PMOS管M_a4的柵漏短接并與PMOS管M_a3的柵極連接形成電流鏡結(jié)構(gòu)，并連接到NMOS管M_a7的漏極，NMOS管M_a6的柵漏短接并與NMOS管M_a5的柵極連接形成電流鏡結(jié)構(gòu)，并連接到PMOS管M_a3的漏極，NMOS管M_a5的源極連接到電阻R_p的一端，電阻R_p的另一端連接到電阻R₀的一端和NMOS管M_a9的柵極，R₀的另一端接到，PMOS管M_a2的柵漏短接并與PMOS管M_a1的柵極連接形成電流鏡結(jié)構(gòu)，并連接到NMOS管M_a5的漏極，PMOS管M_a1的漏極連接到I_ref；偏置電路b由PMOS管M_b1、PMOS管M_b2、PMOS管M_b3、PMOS管M_b4、NMOS管M_b5、NMOS管M_b6、NMOS管M_b7、NMOS管M_b8、NMOS管M_b9、電阻R_b1、電阻R_b2組成，其供電電源為系統(tǒng)電源V_BAT，偏置電路b的電路結(jié)構(gòu)和連接關(guān)系與偏置電路a完全一致；誤差放大器EA的正輸入端連接反饋電壓V_F，即電阻R₁和電阻R₂的一端，負(fù)輸入端連接到V_ref，其參考電流輸入為I_ref，EA的輸出連接到PMOS功率管M_P的柵極，M_P的源極連接到電源V_BAT，漏極連接到電阻R₁和電容C_C的一端，電阻R₂和電容C_C另一端接地，M_P的漏極V_LDO即線性電源的輸出。