[發(fā)明專利]一種具有極低待機(jī)功耗的芯片

無效

• 申請?zhí)枺?/td>: 201210454133.7
• 申請日: 2012-11-13
• 公開（公告）號: CN102902350A
• 公開（公告）日: 2013-01-30
• 發(fā)明（設(shè)計）人: 王鎮(zhèn);劉新寧;茅錦亮;張亞偉;孫聲震;方云龍
• 申請（專利權(quán)）人: 江蘇東大集成電路系統(tǒng)工程技術(shù)有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32;G06F9/445
• 代理公司: 南京瑞弘專利商標(biāo)事務(wù)所(普通合伙) 32249
• 代理人: 楊曉玲

技術(shù)領(lǐng)域

本發(fā)明涉及一種微電子技術(shù)領(lǐng)域，具體的說是一種低功耗SOC技術(shù)。通過采用上述架構(gòu)，可以得到待機(jī)功耗很低的SOC芯片。

背景技術(shù)

隨著集成電路技術(shù)的快速發(fā)展，以平板電腦，智能手機(jī)為代表的電子消費類產(chǎn)品快速普及，基于深亞微米的超大規(guī)模片上系統(tǒng)（System?on?Chip,SoC）技術(shù)已經(jīng)成為21世紀(jì)最受矚目的關(guān)鍵技術(shù)之一，用戶對此類產(chǎn)品的各項性能要求越來越高。許多過去必須在高性能PC（Personal?Computer）上處理的復(fù)雜任務(wù)，諸如電子郵件、網(wǎng)頁瀏覽、攝像照像、媒體播放等應(yīng)用功能都可以在移動終端上進(jìn)行。目前，高性能SoC產(chǎn)品在市場上層出不窮，由于這類產(chǎn)品功耗較大導(dǎo)致系統(tǒng)續(xù)航能力弱、發(fā)熱嚴(yán)重。因此如何降低系統(tǒng)整體功耗，延長系統(tǒng)使用時間已成為整個SoC產(chǎn)業(yè)亟需解決的問題。于是要求集成電路設(shè)計人員在設(shè)計SoC芯片時，將待機(jī)模式下的功耗作為一個主要設(shè)計指標(biāo)加以考慮。

對于一個典型的CMOS數(shù)字集成電路，功耗主要分為跳變功耗、短路功耗、漏電功耗三部分。跳變功耗由CMOS門的輸出端電容充放電產(chǎn)生，短路功耗由電路中信號變換時造成的瞬態(tài)開路電流產(chǎn)生，漏電功耗主要是由靜電流、漏電流等因素產(chǎn)生。在一個SoC系統(tǒng)芯片中，動態(tài)功耗是整體功耗的主要來源。但隨著工藝的進(jìn)步，尤其進(jìn)入65納米后，靜態(tài)功耗所占比例將大幅度提高。

傳統(tǒng)上的低功耗技術(shù)都是從降低系統(tǒng)的動態(tài)功耗入手，通過時鐘門控單元對系統(tǒng)的各模塊時鐘進(jìn)行控制，當(dāng)某種應(yīng)用條件下不需要該模塊工作的時候，將該模塊的時鐘關(guān)閉，減少了電路不必要的跳轉(zhuǎn)，降低系統(tǒng)動態(tài)功耗。由于在待機(jī)模式下，絕大部分模塊會長時間不工作，通過電源門控技術(shù)將不工作的模塊電源關(guān)斷，降低系統(tǒng)動態(tài)功耗的時候同時降低系統(tǒng)靜態(tài)功耗。保留少部分的電路用于控制整個芯片的低功耗工作方式，處理軟件的低功耗請求，使系統(tǒng)進(jìn)入待機(jī)模式，同時當(dāng)需要系統(tǒng)工作的時候，喚醒整個系統(tǒng)進(jìn)入工作模式，該部分電路稱為功耗管理單元。該技術(shù)的特點是功耗管理單元與數(shù)字核心區(qū)共用一個線性穩(wěn)壓源，當(dāng)芯片進(jìn)入待機(jī)模式時，關(guān)閉線性穩(wěn)壓源給數(shù)字核心區(qū)的供電，保留給功耗管理單元的供電，使功耗管理單元處于正常工作模式。在待機(jī)模式下的線性穩(wěn)壓源仍然工作，本身消耗了很大的功耗。同時功耗管理單元的很大部分邏輯并不處于工作模式，但也依然有電源供電，同樣消耗了很大部分功耗。這種低功耗架構(gòu)可以在一定程度上降低待機(jī)模式下的功耗，但芯片并不能得到極低的待機(jī)功耗。

發(fā)明內(nèi)容

技術(shù)問題：本發(fā)明的目的在于針對現(xiàn)有低功耗芯片架構(gòu)的不足，提出一種有效的，具有極低待機(jī)功耗的芯片。通過采用該芯片，使得芯片在待機(jī)模式下消耗極少的功耗，有效延長待機(jī)時間。同時有兩種喚醒源可供選擇，當(dāng)有喚醒信號時，喚醒系統(tǒng)，重新正常工作。

技術(shù)方案：為解決上述技術(shù)問題，本發(fā)明提供了一種具有極低待機(jī)功耗的芯片，該芯片包括待機(jī)常開區(qū)電路，數(shù)字核心區(qū)電路，實時時鐘電路，電平轉(zhuǎn)換電路；

實時時鐘電路使用第一電源，數(shù)字核心區(qū)電路和待機(jī)常開機(jī)電路使用第二電源；

所述待機(jī)常開區(qū)電路用于在待機(jī)模式的時候處理喚醒請求，喚醒所述芯片，使其進(jìn)入工作模式；

所述數(shù)字核心區(qū)電路是芯片的核心，在工作模式的時候該部分電路正常工作；

所述實時時鐘電路完成系統(tǒng)時鐘的維護(hù)、用于產(chǎn)生連續(xù)中斷以及進(jìn)行定時，該電路待機(jī)模式時仍正常工作；

在實時時鐘電路與數(shù)字核心區(qū)電路之間設(shè)有第一電平轉(zhuǎn)換電路，在待機(jī)常開區(qū)電路與數(shù)字核心區(qū)電路之間設(shè)有第二電平轉(zhuǎn)換電路；

所述第一電平轉(zhuǎn)換電路和第二電平轉(zhuǎn)換電路負(fù)責(zé)將不同電壓域的信號電平進(jìn)行轉(zhuǎn)換，滿足電壓域信號電平要求。

優(yōu)選的，所述待機(jī)常開區(qū)電路包括待機(jī)模式狀態(tài)機(jī)模塊，喚醒模塊，時鐘產(chǎn)生模塊，常開區(qū)復(fù)位模塊，常開通用輸入輸出模塊；待機(jī)常開區(qū)電路由片外3.3V電源供電，在任何情況下均不斷電；，待機(jī)常開區(qū)電路中每個模塊均有一個時鐘信號，使得該模塊正常工作；

所述待機(jī)模式狀態(tài)機(jī)用于接收外部的待機(jī)請求信號，當(dāng)接收到進(jìn)入待機(jī)模式的信號時，將工作模式切換到待機(jī)模式；

所述喚醒模塊用于接收喚醒信號，當(dāng)其檢測到有喚醒信號時，芯片恢復(fù)到工作模式；

所述時鐘產(chǎn)生模塊用于提供待機(jī)常開區(qū)所有模塊的時鐘信號；同時在芯片進(jìn)入待機(jī)模式的時候，使用門控時鐘技術(shù)關(guān)閉待機(jī)常開區(qū)中的除常開通用輸入輸出模塊之外所有模塊的時鐘；

所述常開區(qū)復(fù)位模塊用于為芯片提供復(fù)位信號，完成系統(tǒng)的復(fù)位；

所述常開通用輸入輸出模塊用于在待機(jī)模式的時候為芯片提供喚醒請求，使芯片進(jìn)入工作模式。