[發明專利]電壓調整電路

有效

• 申請號: 201210452074.X
• 申請日: 2012-11-13
• 公開（公告）號: CN103809637A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 唐成偉
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種半導體集成電路，特別是涉及一種電壓調整電路（VR）。

背景技術

如圖1所示，是現有電壓調整電路的結構示意圖，現有電壓調整電路，包括：

一運算放大器101，所述運算放大器101的一個輸入端接參考電壓Vref，另一個輸入端接反饋電壓feedback，所述運算放大器101的工作電源為外部電壓vext。

一第一NMOS驅動管102，所述第一NMOS驅動管102的源極作為基準電壓vpwr的輸出端，所述第一NMOS驅動管102的漏極連接外部電壓vext；所述第一NMOS驅動管102的柵極連接所述運算放大器101的輸出端。

在所述第一NMOS驅動管102的源極和地之間串聯第一電阻1034和第二電阻1045，所述第一電阻103和所述第二電阻104的連接端提供所述反饋電壓feedback到所述運算放大器101的另一個輸入端。

一第二MOS晶體管105，所述第二MOS晶體管105的柵極連接所述運算放大器101的輸出端，所述第二MOS晶體管105的源漏極連接在一起并接地，所述第二MOS晶體管105組成一電容結構并作為電壓調整電路的補償電容。

第二MOS晶體管105的耐壓能力要大于電壓調整電路輸出的基準電壓，當電壓調整電路輸出的基準電壓為高壓如3.3V以上的電壓，第二MOS晶體管105的柵極也必須要能承受高壓，這樣第二MOS晶體管105必須采用高壓器件，而高壓器件為了耐高壓，柵氧化層厚度必須增加，較厚的柵氧化層又會導致器件的單位面積電容值很小，因此當所需的補償電容值相同時，在柵氧化層的厚度增加后必須增加高壓器件的面積才能保持補充電容不變，這會導致器件的面積很大。在一些情況下，可能第二MOS晶體管105的電容的面積比VR電路面積本身更大

發明內容

本發明所要解決的技術問題是提供一種電壓調整電路，能減少電路面積，降低芯片成本。

為解決上述技術問題，本發明提供的電壓調整電路包括：

一運算放大器，所述運算放大器的一個輸入端接參考電壓，另一個輸入端接反饋電壓，所述運算放大器的工作電源為外部電壓。

一第一NMOS驅動管，所述第一NMOS驅動管的源極作為電壓調整電路的輸出端，所述第一NMOS驅動管的漏極連接外部電壓；所述第一NMOS驅動管的柵極連接所述運算放大器的輸出端。

在所述第一NMOS驅動管的源極和地之間串聯第一電阻和第二電阻，所述第一電阻和所述第二電阻的連接端提供所述反饋電壓到所述運算放大器的另一個輸入端。

一第二MOS晶體管，所述第二MOS晶體管的柵極連接所述運算放大器的輸出端，所述第二MOS晶體管的源漏極連接在一起并組成一電容結構并作為電壓調整電路的補償電容。

一個以上的第三MOS晶體管，所述第三MOS晶體管的源極和柵極連接在一起組成二極管結構，各所述第三MOS晶體管串接于所述第二MOS晶體管的源漏極和地之間。

一電流源，該電流源連接到所述第二MOS晶體管的源漏極并為串接起來的各所述第三MOS晶體管提供電流。

進一步的改進是，所述電壓調整電路的輸出電壓為3.3V以上的高壓，所述第二MOS晶體管為耐壓小于2V的低壓器件，串接起來的各所述第三MOS晶體管為所述第二MOS晶體管的源漏電極提供一固定電壓，該固定電壓保證在所述電壓調整電路的輸出電壓為3.3V以上的高壓時，所述第二MOS晶體管柵極和源漏極之間的電壓小于2V。

進一步的改進是，所述第二MOS晶體管為一NMOS晶體管；或者，所述第二MOS晶體管為一NMOS晶體管。

進一步的改進是，各所述第三MOS晶體管為NMOS晶體管；或者，各所述第三MOS晶體管為PMOS晶體管。

本發明通過在作為補償電容的第二MOS晶體管的源極和地之間串接一個以上的連接成二極管結構的第三MOS晶體管，并通過一電流源為串接的各第三MOS晶體管提供電流，能夠為第二MOS晶體管的源漏電極提供一固定電壓，且該固定電壓能夠通過電流源的大小以及第三MOS晶體管的大小和數量進行調節，該固定電壓能夠降低第二MOS晶體管在實際工作時所承受的電壓，能使得在電壓調整電路的輸出電壓為高壓時，第二MOS晶體管的柵極和源漏極電壓保持為低壓，所以本發明中的第二MOS晶體管能夠采用低壓器件，這能大大減少第二MOS晶體管的柵極氧化層所需厚度，也能夠同時提高第二MOS晶體管的單位面積的電容，在所需的補償電容值保持不變的情況下，能大大減少第二MOS晶體管的面積，從而能減少電路面積，降低芯片成本。