[發(fā)明專利]一種半導體器件的制造方法有效
| 申請?zhí)枺?/td> | 201210445671.X | 申請日: | 2012-11-08 |
| 公開(公告)號: | CN103811314B | 公開(公告)日: | 2017-06-13 |
| 發(fā)明(設計)人: | 胡華勇 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/265 | 分類號: | H01L21/265 |
| 代理公司: | 北京市磐華律師事務所11336 | 代理人: | 董巍,高偉 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 半導體器件 制造 方法 | ||
技術領域
本發(fā)明涉及半導體技術領域,具體而言涉及一種半導體器件的制造方法。
背景技術
在半導體技術領域中,隨著納米加工技術的迅速發(fā)展,晶體管的特征尺寸已進入納米級。隨著器件尺寸的不斷減小,由于器件關鍵尺寸(critical dimension,CD)減小、光刻膠邊緣位置設置要求越來越高以及需要維持低成本等因素,離子注入(用于形成n阱或p阱)相關的光刻工藝(指通過光刻形成離子注入遮蔽層的工藝)受到了越來越多的挑戰(zhàn)。
在半導體工藝制程中,存在很多來自集成的半導體襯底的影響關鍵尺寸變化的不同因素。然而,在半導體襯底上有源區(qū)(AA區(qū),材料一般為Si)與前溝槽隔離(STI,材料一般為氧化硅)因材料不同導致的反射率不同,通常是影響關鍵尺寸的最主要的因素之一。由于前述AA和STI區(qū)域具有不同的反射率,因此,在兩者的界面之上的光刻膠薄膜會相應地接收到不同的曝光量,這就導致了最終形成的圖形化的光刻膠的CD值難以被很好的控制。
具體地,在現(xiàn)有技術中,在進行離子注入相關的光刻工藝以用光刻膠形成離子注入遮蔽層(IMP block layer)時,通常包括如下步驟:
步驟E1:提供一半導體襯底100。其中,半導體襯底100上形成有淺溝槽隔離(STI)101,STI 101將半導體襯底100劃分為不同的有源區(qū)(AA)102,有源區(qū)的上方形成有氧化物層103,如圖1A所示。
其中,氧化物層103為PAD OX或者SAC OX。
步驟E2:在所述半導體襯底100形成圖形化的光刻膠104,作為離子注入遮蔽層104,如圖1B所示。該離子注入遮蔽層104會同時覆蓋部分AA區(qū)以及部分STI。
具體地,形成該圖形化的光刻膠104的方法為:在半導體襯底100上形成一層光刻膠薄膜;對該光刻膠薄膜進行曝光、顯影處理,以形成圖形化的光刻膠104。
由于AA和STI區(qū)具有不同的反射率,因此,在兩者的界面之上的光刻膠薄膜會相應地接收到不同的曝光量,這就導致了最終形成的圖形化的光刻膠(即離子注入遮蔽層)104的CD值更加不容易控制,進而后續(xù)的離子注入以形成n阱或p阱的工藝,最終影響器件性能。
雖然現(xiàn)有技術中針對上述問題,已經(jīng)存在一些改進方案,比如在用于形成離子注入遮蔽層的光刻膠的下方使用BARC、DBARC(developer-soluble bottom anti-reflective coating)、TARC等,以及應用OPC(Optical Proximity Correction,光學臨近矯正)等,然而這些方案均存在一定的問題,比如應用BARC技術存在成本高以及刻蝕加載問題,DBARC技術還不成熟,TARC對改善半導體襯底的CD均勻性并無幫助,而將OPC技術應用于半導體襯底的技術并不成熟并且工藝比較復雜等。
因此,需要提出一種新的半導體器件的制造方法,解決上述由于半導體襯底的表面各區(qū)域的光反射率不同導致的離子注入遮蔽層的關鍵尺寸難以控制的問題,提高半導體器件的性能。
發(fā)明內(nèi)容
針對現(xiàn)有技術的不足,本發(fā)明提供了一種半導體器件的制造方法,該方法包括如下步驟:
步驟S101:提供形成有淺溝槽隔離的半導體襯底;
步驟S102:在所述淺溝槽隔離的上方形成硅蓋帽層;
步驟S103:在所述半導體襯底上形成離子注入遮蔽層。
優(yōu)選的,在所述步驟S102中形成的所述硅蓋帽層的厚度為20~100nm。
其中,在所述步驟S102中形成的所述硅蓋帽層的材料為單晶硅或多晶硅,并且所述硅蓋帽層的高k值為2.5~4,n值為0.8~2。
其中,所述步驟S103包括:
在所述半導體襯底上形成第一光刻膠薄膜;
利用掩膜板對所述光刻膠薄膜進行曝光、顯影,形成第一圖形化的光刻膠,所述第一圖形化的光刻膠即為所述離子注入遮蔽層。
其中,所述步驟S102包括:
步驟S1021:在所述半導體襯底上形成一層硅薄膜;
步驟S1022:在所述硅薄膜上形成一層底部抗反射層,并在所述底部抗反射層上方形成第二圖形化的光刻膠;
步驟S1023:以所述第二圖形化的光刻膠為掩膜對所述半導體襯底進行刻蝕,去除所述底部抗反射層和所述硅薄膜未被所述第二圖形化的光刻膠所覆蓋的部分,以形成所述硅蓋帽層;
步驟S1024:剝離掉所述第二圖形化的光刻膠以及位于其下方的所述底部抗反射層。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210445671.X/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





