[發明專利]一種SOI基PMOSFET功率器件

無效

• 申請號: 201210441287.2
• 申請日: 2012-11-07
• 公開（公告）號: CN102969355A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 羅小蓉;羅尹春;周坤;范葉;王驍瑋;范遠航;蔡金勇;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發明屬于功率半導體器件技術領域，涉及SOI（Semiconductor?On?Insulator，絕緣層上的半導體）基P溝道MOSFET（Metal-Oxide-Semiconductor?Field?Effect?Transistor，金屬-氧化物-半導體場效應晶體管）功率器件。?

背景技術

P溝道MOSFET（以下簡稱PMOSFET）是一種以空穴為導電載流子的場效應晶體管。由于在硅半導體中，空穴的遷移率遠小于電子的遷移率，因而在同樣摻雜濃度和結構尺寸的條件下，PMOSFET的導通電阻遠大于N溝道MOSFET（以下簡稱NMOSFET）的導通電阻，這使得NMOSFET的應用更加廣泛且倍受人們青睞。然而，由于PMOSFET在CMOS集成電路中的應用能大大地簡化電路，PMOSFET仍是不可替代、不可或缺的器件。?

為提高電路的集成度并使器件之間更好的隔離，人們將體硅器件轉移到了SOI硅片上。SOI是在頂層半導體（稱為SOI半導體層）和襯底層（可以為半導體或絕緣介質）之間引入介質埋層，將半導體器件或電路制作在SOI半導體層中，如圖1所示。由于SOI介質埋層的引入，使得SOI基功率器件與純體硅功率器件相比具有寄生效應小，泄漏電流小，集成度高、抗輻射能力強以及無可控硅自鎖效應等優點。為了提高功率器件的擊穿電壓和降低正向導通電阻，對于橫向功率器件，RESURF（Reduce?SURface?Field）原理是最常用的一種方法。RESURF技術也用于SOI器件中。在器件處于阻斷狀態下，SOI基NMOSFET中的RESURF是一種利用縱向MIS（SOI襯底層-SOI介質埋層-SOI半導體層所形成的MIS結構）電容的縱向耗盡來減小表面電場峰值，從而提高器件擊穿電壓和漂移區摻雜濃度的方法。?

然而對于制作在SOI硅片上的PMOSFET器件，在其反向阻斷狀態下，由于源極（S）接高電位、漏極（D）和SOI襯底均與地電位相接，這使得漏極下方的P型漂移區與SOI的襯底電位更為接近，從而使得SOI襯底層-SOI介質埋層-SOI半導體層所形成的MIS結構對P型漂移區的縱向耗盡極其微弱，因而沒有形成RESURF效應。SOI基PMOSFET器件這種無RESURF效應的現象，一方面導致器件的擊穿電壓很低，且擊穿往往發生于器件表面；另一方面導致漂移區的優化濃度很低，導通電阻過大。?

針對SOI基PMOSFET器件所存在的上述問題，許多業內研究者都進行了相關的研究。文獻Tobias?Florian,Thilo?Stephan,Michael?Graf，Volker?Dudek,【Analysis?and?Optimization?of?the?Back-Gate?Effect?on?Lateral?High-Voltage?SOI?Devices】IEEE?Trans?on?Electron?Device?2005,1649-1655根據不同厚度的介質埋層對SOI半導體層的影響，提出了一種具有階梯埋氧層的SOI基PMOSFET，其結構如圖2所示。該器件的結構特點是將P型漂移區和N型阱區下方的SOI介質埋層增厚，從而減少襯底電位對較高濃度的N型阱區耗盡電荷的引入，進而使得P型漂移區和N型阱區的PN結處電場不致于過高而避免了提前擊穿。在該器件結構中，場板對擊穿電壓的影響也極為敏感；采用的解決方法是將場氧層增厚以防止場板末端引入高電場。但是，該結構并沒有從根本上解決SOI基PMOSFET器件中沒有RESURF效應的現象。?