[發明專利]一種本地總線數據位寬的轉換方法及裝置有效
| 申請號: | 201210439679.5 | 申請日: | 2012-11-07 |
| 公開(公告)號: | CN102981801A | 公開(公告)日: | 2013-03-20 |
| 發明(設計)人: | 鄭夢蛟;李建國 | 申請(專利權)人: | 邁普通信技術股份有限公司 |
| 主分類號: | G06F9/30 | 分類號: | G06F9/30 |
| 代理公司: | 北京德琦知識產權代理有限公司 11018 | 代理人: | 王民盛;王麗琴 |
| 地址: | 610041 四川省*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 本地 總線 數據 轉換 方法 裝置 | ||
技術領域
本申請涉及數據通信中通用中央處理器(CPU)系統應用領域,尤其涉及到一種本地總線(Local?Bus)數據位寬的轉換方法及裝置。
背景技術
在一些嵌入式系統設計中,CPU是通過Local?Bus總線對實現特定功能的外設芯片進行通信和管理的。CPU和外設芯片的Local?Bus總線位寬有可能不對稱,現有技術中一般采取如下兩種方式之一解決該問題:
方式1:重新選取CPU或外設芯片,使兩者Local?Bus總線對稱,此方法的優點是不需要外加芯片橋接和外加任何處理,CPU就可以對外設芯片進行處理指令;但是通常情況下,由于CPU或外設芯片具有某種特殊功能,無可替代,并且重新選取CPU或外設芯片需要耗費大量的人力和物力,導致項目開發延期,使開發出的產品失去時效等嚴重后果。
方式2:選用復雜可編程邏輯器件(CPLD,Complex?Programmable?Logic?Device)或現場可編程門陣列(FPGA,Field-Programmable?Gate?Array)等可編程邏輯芯片進行位寬轉換。如圖1所示為某系統中CPU對外設芯片管理的硬件框圖。CPU?10f的和CPLD?102通過位寬為16比特(bit)的LOCAL?BUS總線連接,CPLD?102和外設芯片103通過位寬為32比特的LOCAL?BUS總線。在設計CPLD邏輯時,通常仍然會要求驅動程序按16比特操作指令:在寫操作指令時,會為驅動程序提供一個高16比特寄存器和一個低16比特寄存器來緩存一個32比特的數據,然后CPLD再按外設芯片要求的時序把這32比特數據寫入外設芯片,同時還要求驅動程序必須等此操作指令完成才能進行新的讀寫;在讀操作指令時,需要CPLD先對外設芯片發出一個讀命令,把32比特的數據緩存在CPLD中,然后CPU再按高低16比特寄存器把數據讀回來。這種處理方式有較高的系統開銷,導致CPU操作指令的效率不高。
有鑒于于此,有必要提出一種新的解決方案,解決現有CPU和外設芯片本地總線不兼容的問題。
發明內容
本申請提供了一種本地總線數據位寬的轉換方法及裝置,可以減少驅動軟件的工作量,提高CPU操作指令效率,降低系統開銷。
本申請實施例提供的一種本地總線數據位寬的轉換方法,包括:
CPU將收到的32比特的寫指令轉換為兩個16比特寫操作指令;
可編程邏輯單元將CPU第一個16比特寫操作指令中的數據和高位地址暫存起來;
可編程邏輯單元向CPU發出一個外部地址終止信號/TA終止第一個16比特寫操作指令;
CPU發出第二個16比特寫操作指令至可編程邏輯單元,可編程邏輯單元把暫存的第一個16比特寫操作指令的高位地址與第二個16比特寫操作指令中的低位地址組合后發送到外設芯片的地址信號引腳上;
可編程邏輯單元把CPU發過來的第二個16比特寫操作指令中的數據與可編程邏輯單元暫存的第一個16比特寫操作指令中的數據發送至外設芯片的32比特數據總線上,然后等待外設芯片發出終止信號Dtack_n;
可編程邏輯單元收到外設芯片發過來的Dtack_n后立即終止寫操作指令,同時向CPU發出一個/TA信號終止CPU的第二個16比特寫操作指令。
較佳地,所述CPU將收到的32比特的寫操作指令轉換為兩個16比特寫操作指令的方法為:CPU將收到的32比特的寫操作指令轉換為兩個地址按16比特對齊遞減的16比特寫操作指令。
較佳地,所述可編程邏輯單元將CPU第一個16比特的寫操作指令中的數據和高位地址暫存起來的方法為:可編程邏輯單元將CPU第一個16比特寫操作指令中的16比特高位地址通過地址鎖存允許端ALE信號寫入可編程邏輯單元的地址寄存器中暫存,第一個16比特寫指令中的低16比特數據則通過片選信號CSn和寫有效信號WRn寫入可編程邏輯單元的數據寄存器中暫存。
較佳地,CPU發出第二個16比特寫指令至可編程邏輯單元,可編程邏輯單元把暫存的第一個16比特寫指令中的高位地址與第二個16比特寫操作指令中的低位地址組合后發送到外設芯片的地址信號引腳上的方法包括:CPU發出第二個16比特寫操作指令至可編程邏輯單元,可編程邏輯單元向外設芯片發出CSn、地址選擇信號ASn和以及低電平的RWn,同時把暫存的16比特高位地址與第二個16比特寫操作指令中的地址信號中的16比特低位地址組合后發送到外設芯片的地址信號引腳上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于邁普通信技術股份有限公司,未經邁普通信技術股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210439679.5/2.html,轉載請聲明來源鉆瓜專利網。
- 數據顯示系統、數據中繼設備、數據中繼方法、數據系統、接收設備和數據讀取方法
- 數據記錄方法、數據記錄裝置、數據記錄媒體、數據重播方法和數據重播裝置
- 數據發送方法、數據發送系統、數據發送裝置以及數據結構
- 數據顯示系統、數據中繼設備、數據中繼方法及數據系統
- 數據嵌入裝置、數據嵌入方法、數據提取裝置及數據提取方法
- 數據管理裝置、數據編輯裝置、數據閱覽裝置、數據管理方法、數據編輯方法以及數據閱覽方法
- 數據發送和數據接收設備、數據發送和數據接收方法
- 數據發送裝置、數據接收裝置、數據收發系統、數據發送方法、數據接收方法和數據收發方法
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置





