[發明專利]SOI襯底上制作半導體微納結構器件的方法

有效

• 申請號: 201210438925.5
• 申請日: 2012-11-06
• 公開（公告）號: CN103803482A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 郝智彪;鈕浪;胡健楠;汪萊;羅毅
• 申請（專利權）人: 清華大學
• 主分類號: B81C1/00
• 分類號: B81C1/00
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

技術領域

本發明涉及半導體材料與器件領域，特別涉及一種SOI襯底上制作半導體微納結構器件的方法。

背景技術

GaN基、InP基、GaAs基、SiGe基、ZnO基、GaSb基等材料系的二元及多元化合物半導體材料具有優秀的光學及電學特性，在制作半導體光電子和電子器件、大功率微波器件、紫外及紅外光的發射器及探測器、太陽能電池等方面有廣泛的應用價值。目前，基于硅基材料的半導體微納加工及集成技術已非常成熟，為了與硅基器件或電路集成，硅襯底上生長化合物半導體一直是研究熱點之一。

硅襯底可以實現較大的尺寸，價格便宜，同時具有較為成熟的微納尺度加工工藝，然而，直接在硅襯底上外延生長化合物半導體材料時，由于二者具有較大的晶格失配，在外延生長過程中晶格失配將引入大量位錯。其次，由于二者的熱膨脹系數差別大，即熱失配大，高溫生長后再降溫的過程中，由于外延層的厚度遠小于襯底厚度，所以外延層容易產生裂紋。因此，用傳統方法在硅襯底上直接外延生長化合物半導體薄膜材料難以獲得高質量的器件。

發明內容

（一）要解決的技術問題

本發明要解決的技術問題是：

在硅基化合物半導體器件制作的外延生長過程中引入了大量錯位，甚至使外延層產生裂紋，無法生成高質量的化合物半導體材料和器件，并且需要對材料進行二次外延，使得制作步驟繁瑣，對工藝要求高。

（二）技術方案

為解決上述技術問題，本發明提供了一種SOI襯底上制作半導體微納結構器件的方法，該方法包括步驟：

S1在SOI襯底的表面硅層上制作微納結構器件圖形；

S2利用選擇性腐蝕液去除所述表面硅層微納結構器件圖形下方的二氧化硅，形成空氣橋圖形結構；

S3在所述形成空氣橋圖形結構的SOI襯底上，利用外延生長法形成器件材料。

所述SOI襯底的橫向尺寸為1～20英寸，晶面包括（001）、（111）、（110）晶面，表面硅層厚度為1nm~10μm。

所述微納結構器件圖形的制作方法包括：電子束曝光、深紫外光刻、紫外光刻、納米壓印或全息曝光。

所述微納結構器件圖形最小結構的橫向尺寸為1nm~1000μm。

所述選擇性腐蝕液為氫氟酸、緩沖氫氟酸、硫酸、鹽酸、硝酸、磷酸、檸檬酸、氫氧化鈉溶液、氫氧化鉀溶液中的至少一種。

所述外延生長法包括：金屬有機物氣相外延、分子束外延、化學氣相沉積、氫化物氣相外延或原子層沉積。

所述器件材料為GaN基、InP基、GaAs基、SiGe基、ZnO基或GaSb基的二元化合物半導體或/和多元化合物半導體。

器件材料形成后，利用選擇性化學腐蝕液去除器件材料以下的表面硅層。

所述器件材料的外延生長厚度為1nm~100μm。

附圖說明

圖1是本發明SOI襯底上制作半導體微納結構器件的方法的步驟流程圖。

圖2是空氣橋結構SOI圖形襯底的制作流程示意圖。

圖3是在SOI襯底上制作GaN基半導體單光子源的示意圖。

具體實施方式

下面結合附圖和實施例，對本發明的具體實施方式作進一步詳細描述。以下實施例用于說明本發明，但不用來限制本發明的范圍。

如圖1所示

選取橫向尺寸為1～20英寸，晶面為（001）、（111）或（110）晶面，表面硅層厚度為1nm~10μm的SOI襯底，在SOI襯底的表面硅層上利用電子束曝光、深紫外光刻、紫外光刻、納米壓印或全息曝光等方法制作微納結構器件圖形，圖形的最小結構的橫向尺寸為1nm~1000μm。

利用氫氟酸、緩沖氫氟酸、硫酸、鹽酸、硝酸、磷酸、檸檬酸、氫氧化鈉溶液、氫氧化鉀溶液或它們的混合液選擇性的腐蝕去除表面硅層圖形下方的二氧化硅，形成空氣橋圖形結構；

在形成空氣橋圖形結構的SOI襯底上，利用金屬有機物氣相外延、分子束外延、化學氣相沉積、氫化物氣相外延或原子層沉積等外延生長法形成厚度為1nm~100μm的器件材料，器件材料包括GaN基、InP基、GaAs基、SiGe基、ZnO基、GaSb基的材料系二元化合物半導體或/和多元化合物半導體。

圖2中100為硅襯底，102為二氧化硅層，104為表面硅層，105為氮化硅層。

圖3中106為AlN層，108為GaN量子點層。

實施例1

采用分子束外延在SOI襯底上制作GaN/AlN量子點單光子源，其具體過程為：

1、將SOI襯底（如圖2（a）所示）進行標準RCA清洗。