[發明專利]半導體器件制造方法

有效

• 申請號: 201210435410.X
• 申請日: 2012-11-03
• 公開（公告）號: CN103794562B
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 秦長亮;尹海洲;殷華湘
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙)11345
• 代理人: 陳紅

1.一種半導體器件制造方法，其特征在于包括如下步驟：

提供半導體襯底，在該半導體襯底上形成STI結構，并進行阱區注入，形成NMOS區域和PMOS區域；

形成NMOS晶體管和PMOS晶體管，所述NMOS晶體管和所述PMOS晶體管包括虛設柵極和虛設柵極絕緣層，其中所述虛設柵極的上表面距離所述半導體襯底的表面的高度為h₀；

在所述NMOS晶體管之上沉積張應力層，所述張應力層的厚度為h₁，其中，h₀＞h₁；

在所述PMOS晶體管之上沉積壓應力層，所述壓應力層的厚度為h₂，其中，h₀＞h₂；

全面性沉積壓應力保護層，所述壓應力保護層的材料為氮化硅；

進行第一次CMP工藝，暴露所述虛設柵極的上表面，并在所述張應力層和所述壓應力層上方保留部分所述壓應力保護層，保留的部分所述壓應力保護層的厚度為5-20nm；

依次去除所述虛設柵極和所述虛設柵極絕緣層，形成柵極凹槽；

在所述柵極凹槽中，分別形成所述NMOS晶體管和所述PMOS晶體管的高K柵絕緣層和金屬柵極。

2.根據權利要求1所述的方法，其特征在于，形成NMOS晶體管和PMOS晶體管具體包括：

形成所述虛設柵極和所述虛設柵極絕緣層；

形成柵極間隙壁；

形成晶體管的源漏區域。

3.根據權利要求1所述的方法，其特征在于，在所述NMOS晶體管之上沉積張應力層具體包括：

全面沉積張應力氮化硅膜，用圖案化的光刻膠層保護位于所述NMOS晶體管的所述張應力氮化硅膜，去除位于所述PMOS晶體管的所述張應力氮化硅膜，然后去除光刻膠層。

4.根據權利要求1所述的方法，其特征在于，在所述PMOS晶體管之上沉積壓應力層具體包括：

全面沉積壓應力氮化硅膜，用圖案化的光刻膠層保護位于所述PMOS晶體管的所述壓應力氮化硅膜，去除位于所述NMOS晶體管的所述壓應力氮化硅膜，然后去除光刻膠層。

5.根據權利要求1所述的方法，其特征在于，在第一次CMP工藝之前，全面性沉積TEOS層。