[發明專利]一種接合焊盤結構及其制造方法

有效

• 申請號: 201210435335.7
• 申請日: 2012-11-02
• 公開（公告）號: CN103794732B
• 公開（公告）日: 2017-02-22
• 發明（設計）人: 李玉軍;郭峰;趙本剛
• 申請（專利權）人: 上海天馬微電子有限公司
• 主分類號: H01L51/52
• 分類號: H01L51/52;H01L51/56
• 代理公司: 北京品源專利代理有限公司11332
• 代理人: 馬曉亞

技術領域

本發明涉及一種半導體焊盤結構以及該半導體焊盤結構的制造方法，尤其涉及一種有機發光二極管的接合焊盤結構及其制造方法。

背景技術

隨著電子產品的發展，半導體技術已廣泛地應用于存儲器、中央處理器（CPU）、液晶顯示器（LCD）、發光二極管(LED)、有機發光二極管(OLED)、激光二極管以及其他元件或者芯片組的制造。為了達成高集成度以及高速度的目的，半導體集成電路的尺寸必須不斷地縮小。已提出各種的材料和技術來達成上述高集成度與高速度的目的，并且克服與此相關的制造阻礙。為了降低晶粒尺寸，可在下方形成了有源、功能性元件或電路的上方區域形成焊盤（PAD）。

焊盤是芯片表面上的金屬引腳區域，與襯底內形成了實際芯片的下層結構接觸。其后，所述金屬引腳區域可與外部線路接觸，從而芯片的電路可與外部電路電接觸。

當前，現有技術中的接合焊盤結構如附圖1所示。

參見圖1，現有技術中的接合焊盤結構包括基板101、緩沖區102、第一金屬層103、間隔層104和第二金屬層105。其中，所述緩沖區102、第一金屬層103、間隔層104和第二金屬層105依次形成于所述基板101上。

然而，上述現有技術接合焊盤結構在應用時存在如下的多種問題：

（1）在對集成電路和柔性線路板（FPC）進行模塊接合時經常會造成偏位；

（2）在對接合焊盤結構與集成電路焊盤進行壓合操作時，壓合阻力過大；

（3）在對接合焊盤結構與集成電路焊盤進行壓合操作時，作用于集成電路的推力超過標準規格；

（4）在對接合焊盤結構與集成電路焊盤進行壓合操作時，二者壓合不均勻、嚙合不良、接合時間較長。

發明內容

本發明需要解決的技術問題是通過一種改進的接合焊盤結構及相應的改進的接合焊盤結構的制作方法，來解決以上提到的問題中的一種或多種。

為實現上述目的，本發明通過以下技術方案實現：

一種接合焊盤結構，其特征在于，包含：

設置于基板上的多晶硅層，所述多晶硅層呈條狀平行排列；

位于所述多晶硅層上的第一金屬層和第二金屬層，并且所述第二金屬層位于所述第一金屬層之上；

位于所述第一金屬層和所述第二金屬層之間的間隔層，所述間隔層包括多個凸出塊；

其中，所述第二金屬層表面具有與所述多個凸出塊對應的多個凸起。

進一步的，所述第一金屬和所述第二金屬是同種金屬。

進一步的，所述接合焊盤結構還包括位于所述多晶硅層和所述基板之間的緩沖層。

進一步的，所述緩沖層由以下材料中的至少一種制成：氮化硅，二氧化硅。

進一步的，所述接合焊盤結構還包括位于所述多晶硅層和所述第一金屬層之間的柵極絕緣層。

進一步的，所述第一金屬層的厚度為

進一步的，所述第二金屬層的厚度為

進一步的，所述間隔層的厚度為

進一步的，所述間隔層由氮化硅制成。

進一步的，所述凸出塊為棱臺。

進一步的，所述棱臺的圓錐角大于等于45度且小于等于80度。

對應地，本發明還提出了一種接合焊盤結構的制造方法，所述制造方法依次包括以下步驟：

在基板上形成多晶硅層，對所述多晶硅層進行曝光、顯影、刻蝕，以便使所述多晶硅層形成平行排列的條狀；

在所述多晶硅層上形成第一金屬層；

通過光刻工藝在所述第一金屬層上形成間隔層，所述間隔層包括多個與所述多晶硅層的條狀寬度一致的凸出塊；

在所述間隔層和第一金屬層上形成第二金屬層，所述第二金屬層表面呈現與所述多個凸出塊對應的多個凸起。

進一步的，所述第一金屬和所述第二金屬是同種金屬。

進一步的，在形成所述多晶硅層之前，還包括在基板上形成緩沖層。

進一步的，所述緩沖層由以下材料中的至少一種制成：氮化硅，二氧化硅。

進一步的，在形成所述多晶硅層之后，還包括在所述多晶硅層上形成柵極絕緣層。

進一步的，所述第一金屬層的厚度為

進一步的，所述第二金屬層的厚度為

進一步的，所述間隔層的厚度為

進一步的，所述間隔層由氮化硅制成。

進一步的，所述凸出塊為棱臺。

進一步的，述棱臺的圓錐角大于等于45度且小于等于80度。

本發明提出的接合焊盤結構具有如下特點：