[發明專利]射頻識別中的串聯穩壓電路

有效

• 申請號: 201210434635.3
• 申請日: 2012-11-02
• 公開（公告）號: CN103792979A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 傅志軍;馬和良
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種射頻識別中的串聯穩壓電路，包括：

一耦合電路，將輸入的正弦波信號耦合到射頻識別卡片端，并產生諧振電壓；

一限幅電路，與所述耦合電路的輸出端相連接，為串聯穩壓電路提供輸入電壓，并對該輸入電壓進行限幅；其特征在于，還包括：

一串聯穩壓電路，與所述限幅電路的輸出端相連接，用于穩定電源電壓；其包括：

一啟動電路，用于完成所述串聯穩壓電路整個電路的啟動；

一分壓電路，對所述電源電壓進行分壓，為串聯穩壓主電路和所述啟動電路提供輸入電壓；

一串聯穩壓主電路，將MOS晶體管串接在電源產生的環路中，通過控制MOS管的柵極電壓來控制和穩定所述電源電壓。

2.如權利要求1所述的串聯穩壓電路，其特征在于，所述耦合電路包括：原端電感（L1），副端電感（L2）和第一電容（C1）；所述第一電容（C1）與副端電感（L2）并聯連接，輸入的正弦波信號通過原端電感（L1）耦合到副端電感（L2），并與所述第一電容（C1）發生諧振，產生諧振電壓。

3.如權利要求2所述的串聯穩壓電路，其特征在于，所述限幅電路包括：第一NMOS晶體管（M1）、第二NMOS晶體管（M2）和第三NMOS晶體管（M7），第一PMOS晶體管（M3）、第二PMOS晶體管（M4）、第三PMOS晶體管（M5）和第四PMOS晶體管（M6），第一電阻（R1）；

第一NMOS晶體管（M1）的柵極和漏極與第一電容（C1）的一端相連接，第二NMOS晶體管（M2）的柵極和漏極與電容（C1）的另一端相連接，第一NMOS晶體管（M1）的源極與第二NMOS晶體管（M2）的源極相連接，其連接的端點記為REGIN點；第一PMOS晶體管（M3）和第四PMOS晶體管（M6）的源極以及第三NMOS晶體管（M7）的漏極與所述REGIN點相連接；第一PMOS晶體管（M3）的柵極與其漏極、第二PMOS晶體管（M4）的源極和第四PMOS晶體管（M6）的柵極相連接；第二PMOS晶體管（M4）的柵極與其漏極和第三PMOS晶體管（M5）的源極相連接；第三PMOS晶體管（M5）的柵極與漏極接地；第四PMOS晶體管（M6）的漏極與第三NMOS晶體管（M7）的柵極和第一電阻（R1）的一端相連接；第一電阻（R1）的另一端和第三NMOS晶體管（M7）的源極接地；

所述串聯穩壓電路的輸入電壓由第一NMOS晶體管（M1）和第二NMOS晶體管（M2）的源極連接的端點REGIN點提供，經過所述限幅電路限幅，保證REGIN點的電壓不超過第一PMOS晶體管（M3），第二PMOS晶體管（M4）和第三PMOS晶體管（M5）的閾值電壓之和。

4.如權利要求1所述的串聯穩壓電路，其特征在于，所述啟動電路由第十六PMOS晶體管（M32）、第十七PMOS晶體管（M33）、第十八PMOS晶體管（M34）、第十九PMOS晶體管（M35）和第二十PMOS晶體管（M36），第四NMOS晶體管（M13）和第九NMOS晶體管（M22）構成；其中：

所述第十六PMOS晶體管（M32）、第十七PMOS晶體管（M33）、第十八PMOS晶體管（M34）、第十九PMOS晶體管（M35）和第二十PMOS晶體管（M36）的柵極接地，然后依次串聯連接；第十六PMOS晶體管（M32）的源極與所述限幅電路的輸出端相連接，第二十PMOS晶體管（M36）的漏極與第四NMOS晶體管（M13）的漏極相連接的端點，記為ST點；第四NMOS晶體管（M13）的源極接地，其柵極輸入由分壓電路提供的第一輸入電壓（VMID）；第九NMOS晶體管（M22）的漏極與所述限幅電路的輸出端相連接，其源極與電源電壓（VDD）相連接，其柵極與所述ST點相連接。

5.如權利要求4所述的串聯穩壓電路，其特征在于，所述第十六PMOS晶體管（M32）、第十七PMOS晶體管（M33）、第十八PMOS晶體管（M34）、第十九PMOS晶體管（M35）和第二十PMOS晶體管（M36）尺寸采用倒比管尺寸。