[發明專利]雙柵極VDMOS器件

在審

• 申請號: 201210434429.2
• 申請日: 2012-09-28
• 公開（公告）號: CN103035726A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: H·索布提;T·K·麥圭爾;D·L·斯奈德;S·J·阿爾貝哈斯基
• 申請（專利權）人: 馬克西姆綜合產品公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 張偉;王英

背景技術

在功率應用設備中，使用諸如垂直擴散金屬氧化物半導體(VDMOS)器件之類的功率金屬氧化物半導體場效應晶體管(MOSFET)器件，這是因為它們通過雙極-CMOS-DMOS(BCD)工藝補足了雙極器件和互補金屬氧化物半導體CMOS器件。例如，VDMOS器件可以被用于電源、降壓變換器以及低壓電機控制器中，以提供功率應用功能性。

器件的導通電阻(“R_ON”)、最大擊穿電壓(“BV_DSS”)和總電容是VDMOS設計的重要特性。這些特性是VDMOS器件的重要操作參數，它們決定了這些器件的應用。導通電阻通常取決于器件的設計和布局、工藝條件、溫度、漂移區域長度、漂移區域的摻雜濃度以及用于制造器件的各種材料。擊穿電壓被定義為在不會引起電流呈指數增加的情況下可施加到晶體管的漏極的最大反向電壓。而且，器件中的各種寄生電容會導致操作頻率下降。

發明內容

描述了諸如VDMOS器件之類的半導體器件，該半導體器件包括雙柵極結構，以降低器件的柵極-漏極電容(C_gd)。在一個或多個實施方式中，半導體器件包括具有第一表面和第二表面的襯底。該襯底包括貼近第一表面形成的第一體區域和第二體區域。每一體區域包括形成在其中的源極區域。該襯底進一步包括貼近第二表面形成的漏極區域和被配置成用作漏極區域與源極區域之間的漂移區域的外延區域。在襯底的第一表面上方形成雙柵極。該雙柵極包括第一柵極區域和第二柵極區域，所述第一柵極區域和所述第二柵極區域在所述第一柵極區域與所述第二柵極區域之間限定了間隙，以減小柵極-漏極電容。

提供本發明內容來以簡化的形式引入選擇的概念，在下文的具體實施方式中將對選擇的概念進行進一步的描述。本發明內容并不是要確定所要求保護的主題的關鍵特征或必要特征，也不是要用于幫助確定所要求保護的主題的范圍。

附圖說明

參考附圖來描述具體實施方式。在說明書和附圖中，說明書和附圖中的不同示例中使用的相同附圖標記可以表示類似或相同的部件。

圖1A是說明了根據本公開的一個示例性實施方式的VDMOS器件的實施方式的圖解局部橫截面圖。

圖1B是說明了根據本公開的另一示例性實施方式的VDMOS器件的另一實施方式的圖解局部橫截面圖，其中VDMOS器件包括JFET擴散區域。

圖2是說明了用于制造諸如圖1A和圖1B所示的VDMOS器件之類的器件的工藝的一個示例性實施方式的流程圖。

圖3A至圖3E是說明了根據圖2所示的工藝制造諸如圖1A和圖1B所示的VDMOS器件之類的器件的圖解局部橫截面圖。

具體實施方式

概述

諸如降壓變換器之類的功率設備典型地要求輸出器件具有低電阻(例如，R_ON)和低柵極電容值，從而允許增加操作頻率。因此，器件電容越低，則允許實現的操作和執行效率就越高。

因此，描述形成半導體器件，尤其是VDMOS器件的技術，該半導體器件包括雙柵極，以減小器件的柵極-漏極電容(C_gd)。在一個或多個實施方式中，半導體器件包括具有第一表面和第二表面的襯底。該襯底包括貼近第一表面形成的第一體區域和第二體區域。每一體區域包括形成在其中的源極區域。該襯底進一步包括貼近第二表面形成的漏極區域和被配置成用作漏極區域與源極區域之間的漂移區域的外延區域。在一個實施方式中，外延區域包括結型場效應晶體管(JFET)擴散區域，以減小器件的有效溝道長度。雙柵極形成在襯底的第一表面的上方。雙柵極包括第一柵極區域和第二柵極區域，所述第一柵極區域和所述第二柵極區域在所述第一柵極區域與所述第二柵極區域之間限定了間隙，以減小柵極-漏極電容。在一個實施方式中，在該間隙中形成一個或多個漏極側間隔物(spacer)，以進一步降低柵極-漏極電容。在另一個實施方式中，在第一柵極區域和第二柵極區域上方形成導電層，以降低雙柵極的有效電阻。器件還可以包括一個或多個下源極區域，其可以減小雙柵極的有效柵極長度。

在以下討論中，首先描述一個示例性半導體器件。然后描述用于制造該示例性半導體器件的示例性流程。

示例性實施方式