[發(fā)明專利]一種驗證專用集成電路的裝置和方法

有效

• 申請?zhí)枺?/td>: 201210433719.5
• 申請日: 2012-11-02
• 公開（公告）號: CN102981116A
• 公開（公告）日: 2013-03-20
• 發(fā)明（設(shè)計）人: 王亮;王帥鵬
• 申請（專利權(quán)）人: 北京創(chuàng)毅訊聯(lián)科技股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京市隆安律師事務(wù)所 11323
• 代理人: 權(quán)鮮枝;何立春

技術(shù)領(lǐng)域

本發(fā)明涉及專用集成電路開發(fā)技術(shù)領(lǐng)域，特別涉及一種驗證專用集成電路的裝置和方法。

背景技術(shù)

LTE（Long?Term?Evolution，長期演進(jìn)）ASIC（Application?SpecificIntegrated?Circuit，專用集成電路）在生產(chǎn)后需要驗證，以確定LTE?ASIC是否能夠按照既定的要求工作。

目前，對LTE?ASIC進(jìn)行驗證時，需要送到封裝測試廠內(nèi)的機(jī)臺上進(jìn)行驗證，并需要設(shè)計配合此機(jī)臺的專用測試向量。這種驗證方式費(fèi)用高，且必須安排時程，一般是在大批量生產(chǎn)的情況才會利用此方式。在初步試產(chǎn)，少量的LTE?ASIC進(jìn)行驗證時，可能需要頻繁調(diào)整LTE?ASIC中各功能對應(yīng)的參數(shù)或者技術(shù)指標(biāo)，而現(xiàn)有的這種測試機(jī)臺采用專用測試向量的方法還不能滿足這樣靈活多變的驗證要求。

可見，目前還沒有一種可行的能夠在實(shí)驗室內(nèi)快速地對LTE?ASIC進(jìn)行驗證的方案。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供可以一種驗證專用集成電路的裝置和方法，使得能夠在實(shí)驗室內(nèi)快速地對LTE?ASIC進(jìn)行驗證。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

本發(fā)明公開了一種驗證專用集成電路的裝置，該裝置適于驗證長期演進(jìn)專用集成電路LTE?ASIC，該裝置包括：通用串行總線USB接口單元和數(shù)據(jù)轉(zhuǎn)換單元；

所述USB接口單元，用于接收來自測試終端的USB測試數(shù)據(jù)包并發(fā)送給所述數(shù)據(jù)轉(zhuǎn)換單元，以及，接收來自所述數(shù)據(jù)轉(zhuǎn)換單元的USB反饋數(shù)據(jù)包并發(fā)送給所述測試終端，使得所述測試終端能夠根據(jù)發(fā)送的所述USB測試數(shù)據(jù)包和接收的所述USB反饋數(shù)據(jù)對所述LTE?ASIC進(jìn)行驗證；

所述數(shù)據(jù)轉(zhuǎn)換單元，用于對接收到的所述USB測試數(shù)據(jù)包進(jìn)行解析，并對解析出的第一測試數(shù)據(jù)進(jìn)行速率轉(zhuǎn)換，獲得第二測試數(shù)據(jù)發(fā)送給所述LTEASIC，以及接收所述LTE?ASIC對所述第二測試數(shù)據(jù)進(jìn)行處理后發(fā)送的第一反饋數(shù)據(jù)，對所述第一反饋數(shù)據(jù)進(jìn)行速率轉(zhuǎn)換，獲得第二反饋數(shù)據(jù)，對所述第二反饋數(shù)據(jù)進(jìn)行打包得到USB反饋數(shù)據(jù)包，并發(fā)送給所述USB接口單元，其中，所述第二測試數(shù)據(jù)的速率是所述第一測試數(shù)據(jù)的速率的兩倍，所述第一反饋數(shù)據(jù)的速率是所述第二反饋數(shù)據(jù)的速率的兩倍。

本發(fā)明還公開了一種驗證專用集成電路的方法，該方法適于驗證長期演進(jìn)專用集成電路LTE?ASIC，設(shè)計一個模擬射頻部分的發(fā)送與接收的邏輯模塊，則該方法包括：

所述邏輯模塊通過通用串行總線USB接口接收來自測試終端的USB測試數(shù)據(jù)包；

所述邏輯模塊對所述USB測試數(shù)據(jù)包進(jìn)行解析，并對解析出的第一測試數(shù)據(jù)進(jìn)行速率轉(zhuǎn)換，獲得第二測試數(shù)據(jù)發(fā)送給所述LTE?ASIC，其中，所述第二測試數(shù)據(jù)的速率是所述第一測試數(shù)據(jù)的速率的兩倍；

所述邏輯模塊接收所述LTE?ASIC對所述第二測試數(shù)據(jù)進(jìn)行處理后發(fā)送的第一上行反饋數(shù)據(jù)；

所述邏輯模塊對所述第一反饋數(shù)據(jù)進(jìn)行速率轉(zhuǎn)換，獲得第二反饋數(shù)據(jù)并打包得到USB反饋數(shù)據(jù)包，其中，所述第一反饋數(shù)據(jù)的速率是所述第二反饋數(shù)據(jù)的速率的兩倍；

所述邏輯模塊通過所述USB接口將所述USB反饋數(shù)據(jù)包發(fā)送給所述測試終端，使得所述測試終端能夠根據(jù)發(fā)送的所述USB測試數(shù)據(jù)包和接收的所述USB反饋數(shù)據(jù)對所述LTE?ASIC進(jìn)行驗證。

有上述可見，本發(fā)明這種設(shè)計一個模擬射頻部分的發(fā)送與接收的邏輯模塊，通過該邏輯模塊將測試終端提供的模擬仿真測試數(shù)據(jù)進(jìn)行模擬射頻部分的處理后傳遞給LTE?ASIC，以及將LTE?ASIC根據(jù)測試數(shù)據(jù)進(jìn)行相應(yīng)處理后反饋的反饋數(shù)據(jù)進(jìn)行模擬射頻部分的處理后傳遞給測試終端，使得測試終端能夠根據(jù)發(fā)送給邏輯模塊的模擬仿真測試數(shù)據(jù)和從邏輯模塊所接收的反饋數(shù)據(jù)對LTE?ASIC進(jìn)行驗證的技術(shù)方案，使得在LTE?ASIC的初步試產(chǎn)階段，不再需要送到封裝測試廠內(nèi)的機(jī)臺上進(jìn)行驗證測試，而是利用一個計算機(jī)和采用FPGA設(shè)計的邏輯模塊在實(shí)驗室內(nèi)就可以完成對LTE?ASIC的快速驗證。

附圖說明

圖1是本發(fā)明實(shí)施例一中的驗證專用集成電路的方案的原理框圖；

圖2是本發(fā)明實(shí)施例一中的驗證專用集成電路的裝置的結(jié)構(gòu)框圖；

圖3是本發(fā)明實(shí)施例一中的驗證專用集成電路的裝置的進(jìn)一步詳細(xì)結(jié)構(gòu)框圖；

圖4是本發(fā)明實(shí)施例一中的驗證專用集成電路的裝置的更進(jìn)一步詳細(xì)結(jié)構(gòu)框圖；

圖5是本發(fā)明實(shí)施例一中的下行數(shù)據(jù)部分的時序圖；

圖6是本發(fā)明實(shí)施例一中的上行數(shù)據(jù)部分的時序圖；