[發(fā)明專利]一種多功能雷達(dá)信號(hào)處理板

有效

• 申請(qǐng)?zhí)枺?/td>: 201210433349.5
• 申請(qǐng)日: 2012-11-02
• 公開（公告）號(hào): CN102928821A
• 公開（公告）日: 2013-02-13
• 發(fā)明（設(shè)計(jì)）人: 徐成發(fā);謝民;高梅國
• 申請(qǐng)（專利權(quán)）人: 北京理工大學(xué)
• 主分類號(hào): G01S7/02
• 分類號(hào): G01S7/02
• 代理公司: 北京理工大學(xué)專利中心 11120
• 代理人: 李愛英;楊志兵

1.一種多功能雷達(dá)信號(hào)處理板，其特征在于，包括電源模塊、兩個(gè)DSP處理節(jié)點(diǎn)、兩個(gè)FPGA處理節(jié)點(diǎn)、兩個(gè)CPLD模塊、三個(gè)高速ADC模塊、一個(gè)高速DAC模塊、一個(gè)LVDS數(shù)據(jù)采集輸出模塊、兩個(gè)低速ADC模塊、兩個(gè)低速DAC模塊以及兩個(gè)帶隔離的同步串口模塊；

其中所述DSP處理節(jié)點(diǎn)由一片TMS?320C6455和一組容量為512MB的DDR2SDRAM組成；其中第一FPGA處理節(jié)點(diǎn)為一片XC6VLX130T，第二FPGA處理節(jié)點(diǎn)由一片XC6VLX130T和3組容量均為9MB的ZBTRAM組成，CPLD模塊為一片XA2C384，LVDS數(shù)據(jù)采集輸出模塊由DS92LV1023E芯片和LMH0001芯片組成，高速ADC模塊為ADS5444芯片，高速DAC模塊為DAC5672芯片，低速ADC模塊為AD7874芯片，低速DAC模塊為DAC8412芯片，帶隔離的同步串口模塊由一片發(fā)送電平轉(zhuǎn)換芯片ds96f174、一片接收電平轉(zhuǎn)換芯片ds96f175以及兩片光耦隔離芯片HCPL5631組成；

上述各器件之間的連接關(guān)系為：兩個(gè)DSP處理節(jié)點(diǎn)通過串行RapidIO接口互聯(lián)，兩個(gè)FPGA處理節(jié)點(diǎn)通過高速并行差分線連接；其中一DSP處理節(jié)點(diǎn)通過EMIF總線與第二FPGA處理節(jié)點(diǎn)相連，另一DSP處理節(jié)點(diǎn)通過另一EMIF總線與第二FPGA處理節(jié)點(diǎn)、兩個(gè)CPLD模塊、兩個(gè)低速ADC模塊、兩個(gè)低速DAC模塊以及兩帶隔離的同步串口模塊分別相連；第二FPGA處理節(jié)點(diǎn)進(jìn)一步與高速DAC模塊和LVDS數(shù)據(jù)采集輸出模塊分別相連；第一FPGA處理節(jié)點(diǎn)與三個(gè)高速ADC模塊分別相連。