[發明專利]一種多功能雷達信號處理板

有效

• 申請號: 201210433349.5
• 申請日: 2012-11-02
• 公開（公告）號: CN102928821A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 徐成發;謝民;高梅國
• 申請（專利權）人: 北京理工大學
• 主分類號: G01S7/02
• 分類號: G01S7/02
• 代理公司: 北京理工大學專利中心 11120
• 代理人: 李愛英;楊志兵

技術領域

本發明涉及一種多功能雷達信號處理板，屬于雷達實時信號處理及其相關技術領域。

背景技術

雷達實時信號處理板卡主要應用于雷達信號處理系統，一般需要具有高速多通道數據采集功能、運算密集的實時信號處理功能、專用的對外接口功能等。而目前大多數的雷達實時信號處理板卡，其采樣率低、運算能力和緩存容量較小，各種功能芯片集成不夠豐富，難以完成高數據率、運算密集的雷達信號處理任務。

發明內容

本發明的目的在于克服已有雷達實時信號處理板卡處理能力不夠強大、各種功能芯片集成不夠豐富的缺點，針對TI高性能DSP和Xilinx高性能FPGA實現了一款多功能雷達信號處理板。該款板卡具有處理能力強、各種功能芯片集成度高等優點。

實現本發明的技術方案如下：

一種多功能雷達信號處理板，包括電源模塊、兩個DSP處理節點、兩個FPGA處理節點、兩個CPLD模塊、三個高速ADC模塊、一個高速DAC模塊、一個LVDS數據采集輸出模塊、兩個低速ADC模塊、兩個低速DAC模塊以及兩個帶隔離的同步串口模塊；

其中所述DSP處理節點由一片TMS320C6455和一組容量為512MB的DDR2SDRAM組成；其中第一FPGA處理節點為一片XC6VLX130T，第二FPGA處理節點由一片XC6VLX130T和3組容量均為9MB的ZBTRAM組成，CPLD模塊為一片XA2C384，LVDS數據采集輸出模塊由DS92LV1023E芯片和LMH0001芯片組成，高速ADC模塊為ADS5444芯片，高速DAC模塊為DAC5672芯片，低速ADC模塊為AD7874芯片，低速DAC模塊為DAC8412芯片，帶隔離的同步串口模塊由、一片發送電平轉換芯片ds96f174、一片接收電平轉換芯片ds96f175以及兩片光耦隔離芯片HCPL5631組成；

上述各器件之間的連接關系為：兩個DSP處理節點通過串行RapidIO接口互聯，兩個FPGA處理節點通過高速并行差分線連接；其中一DSP處理節點通過EMIF總線與第二FPGA處理節點相連，另一DSP處理節點通過另一EMIF總線與第二FPGA處理節點、兩個CPLD模塊、兩個低速ADC模塊、兩個低速DAC模塊以及兩帶隔離的同步串口模塊分別相連；第二FPGA處理節點進一步與高速DAC模塊和LVDS數據采集輸出模塊分別相連；第一FPGA處理節點與三個高速ADC模塊分別相連。

有益效果

首先、本發明信號處理板由于采用了三個高速ADC模塊，可以完成三路模擬信號的采樣，每路采樣率高達250MSPS，輸入模擬信號帶寬可達800MHz；由于采用了兩片Xilinx高性能FPGA-XC6VLX130T芯片，可以完成96GMACs運算；由于集成了兩片TMS320C6455芯片，可以完成16GMACs運算和兩個422電平的mcbsp串口；由于集成了兩個CPLD模塊，可以完成各種組合邏輯運算和各種控制信號和時序信號的接口；由于集成了LVDS數據采集輸出模塊，可以完成數據率高達660Mb/s的串行數據輸出，且傳輸距離可以達到10m以上；由于集成了高速DAC模塊，可以回放兩路275MSPS數據率的數字信號；由于集成了兩個低速ADC模塊，可以完成八通道12b?it的低速數據采集功能；由于集成了兩個低速DAC模塊，可以完成八通道12bit的低速數據回放功能。

其次、由本發明雷達實時信號處理板卡構建的雷達信號處理系統不僅處理能力強、緩存容量大、易于管理，而且集成了多路高速數據采集、遠距離LVDS數據采集輸出、高速數據回放、帶隔離的同步串口、多路低速采集和多路低速回放等豐富的功能。

附圖說明

圖1是本發明多功能雷達信號處理板的原理框圖。

具體實施方式

下面結合附圖與具體實施方式對本發明做進一步詳細描述：

如圖1所示，本發明多功能雷達信號處理板，包括兩個DSP處理節點（DSP1、DSP2）、兩個FPGA處理節點（FPGA1、FPGA2）、兩個CPLD模塊、三個高速ADC模塊、一個高速DAC模塊、一個LVDS數據采集輸出模塊、兩個低速ADC模塊、兩個低速DAC模塊、兩個帶隔離的同步串口模塊。在圖1中由于本發明所包括的器件較多，因此省略畫出一些器件，例如低速ADC和低速DAC分別只給出了一個；同時由于DSP調試口、FPGA調試口等通常為一個信號處理板上基本都有的模塊，因此在圖1中給出。