[發明專利]一種功率器件的制作方法

無效

• 申請號: 201210430641.1
• 申請日: 2012-11-01
• 公開（公告）號: CN102969249A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 李澤宏;楊文韜;單亞東;顧鴻鳴;張金平;任敏
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/331
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發明屬于半導體功率器件技術領域，涉及功率器件制造工藝，尤其涉及平面終端的制作方法。

背景技術

功率半導體技術是電力電子技術的核心，隨著微電子技術的發展，以柵控功率器件與智能功率集成電路為代表的現代功率半導體技術從20世紀80年代得到了迅速發展，進而極大地推動了電力電子技術的進步。而電力電子技術的不斷進步反過來又促使功率半導體技術向高頻、高溫、高壓、大功率及智能化、系統化方向發展。

目前，目前低壓應用中主要以功率MOS管為主，中壓大功率的電力電子器件已經形成GTO、IGCT、IGBT、IEGT相互競爭不斷創新的技術市場。IGBT與GTO相比可以通過器件柵端電壓控制器件開關，使驅動電路簡單，與功率MOS相比，電導調制效應可以降低正向導通壓降，使得靜態功率損耗較小。因而，IGBT在中高壓應用中占據了很大的市場份額。無論是低壓應用中的功率MOS管，中高壓領域中的IGBT或者其他高壓功率器件，都需要承受較大的耐壓.

在器件有源區中，相鄰元胞的耗盡區會相互重合，拉平的耗盡區可以降低曲面結處的電場集中效應。因而只要合理選擇材料，設置恰當的元胞間距就可以使耐壓達到設計要求。在有源區邊界外，由于沒有其他元胞來拉平耗盡區，結曲率效應會嚴重降低了器件的耐壓。

為了讓器件承受所需的耐壓，必須有終端結構來保護最外側有源區，降低有源區終端處的結曲率效應。終端結構分為磨角終端和平面終端。磨角終端由于其需要占用較大的硅片面積及特殊的磨角工藝，目前主要見于部分晶閘管產品。常見的平面終端結構主要有場限環，場限環配合場板，橫向變摻雜和半絕緣多晶硅場板結構。橫向變摻雜技術要求有精確的漸變摻雜分布，需要在掩膜版上制作復雜的圖形，此外工藝穩定性和重復性不好，因而很少用在商業產品中。半絕緣多晶硅場板，需要精確控制多晶硅中的氧含量，以得到所需的電阻率，此外溫度對半絕緣多晶硅場板的影響也很大，工藝難度較大，因而在量產產品中也很少用到。場限環結構，是利用下一個環對耗盡區擴展的原理來降低主結曲率效應的原理來提高耐壓的，引入場板結構，能夠有效降低主結電場集中效應，達到提高耐壓的目的。相比于橫向變摻雜與半絕緣多晶硅場板結構，場限環及場限環配合場板終端結構，工藝兼容性好，可靠性高，被廣泛用于功率器件終端制作中。

傳統功率器件在制作終端的時候基本都是首先生長場氧化層，刻蝕后進行場限環區注入及后續系列的推進等過程。該制造過程中場限環區刻蝕步驟使用的是濕法刻蝕，由于濕法刻蝕是各向同性刻蝕，不僅精度低，影響場限環環寬，邊緣場氧化層還比較陡峭，臺階明顯，導致后續多晶和金屬等薄膜的覆蓋效果差，直接影響器件的可靠性。因而，急需找到一種合適的功率器件的制作方法，在兼容現有工藝的情況下，提高工藝精度，降低臺階效應，改善器件終端部分的薄膜覆蓋效果，提高器件的可靠性。

發明內容

本發明提供一種功率器件的制作方法，該方法制作的功率器件具有場限環或場限環配合場板的終端結構，能夠有效降低器件有源區邊緣處的結曲率效應，從而提高器件耐壓；同時，該方法制作的功率器件能夠改善多晶和金屬薄膜的覆蓋效果，從而提高器件的可靠性。

本發明的技術方案如下：

一種功率器件的制作方法，如圖1所示，包括以下步驟：1）硅片去除自然氧化層；2）在硅片表面熱生長一層墊氧緩沖層；3）沉積氧化阻擋層；4）光刻氧化阻擋層；5）氧化生長場氧化層；6）去除氧化阻擋層；7）場限環注入并退火；8）有源區刻蝕并注入；9）熱氧化生長柵氧化層；10）沉積多晶硅柵；11）光刻多晶硅柵；12）基區注入并退火；13）源區注入并退火；14）沉積介質層；15）刻蝕接觸孔；16）體區注入并退火；17）沉積正面金屬；18）刻蝕正面金屬；19）沉積鈍化層；20）刻蝕PAD孔；21）背面工藝。

上述技術方案中：步驟2制作的墊氧緩沖層為二氧化硅層或二氧化硅與多晶硅的組合層；步驟3中氧化阻擋層為氮化硅層。

本發明可實現場限環終端結構或場限環配合場板的終端結構，其工藝過程基本一致，但掩膜版上面的圖形不一樣，選擇不同的掩膜圖案，可以實現僅有多晶場板或者多晶場板與金屬場板相結合的終端結構。

本發明的核心思想是利用LOCOS（局部氧化）工藝來生長場氧化層來制作功率器件（尤其是終端結構）。相對于傳統工藝，不僅有較高的圖形精度，平緩的臺階有利于提高器件的可靠性。