[發明專利]半導體封裝件及其制法

在審

• 申請號: 201210428100.5
• 申請日: 2012-10-31
• 公開（公告）號: CN103681532A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 莊冠緯;林畯棠;廖怡茜;賴顗喆
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/16;H01L21/56
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種半導體封裝件，尤指一種具硅穿孔的半導體封裝件及其制法。

背景技術

在現行的覆晶技術因具有縮小芯片封裝面積及縮短信號傳輸路徑等優點，目前已經廣泛應用于芯片封裝領域，例如，芯片尺寸構裝(Chip?Scale?Package,CSP)、芯片直接貼附封裝(Direct?Chip?Attached,DCA)以及多芯片模塊封裝(Multi-Chip?Module,MCM)等型態的封裝模塊，均可利用覆晶技術而達到封裝的目的。

于覆晶封裝工藝中，因芯片與封裝基板的熱膨脹系數的差異甚大，所以芯片外圍的凸塊無法與封裝基板上對應的接點形成良好的接合，使得凸塊易自封裝基板上剝離。另一方面，隨著集成電路的積集度的增加，因芯片與封裝基板之間的熱膨脹系數不匹配(mismatch)，其所產生的熱應力(thermal?stress)與翹曲(warpage)的現象也日漸嚴重，其結果將導致芯片與封裝基板之間的可靠度(reliability)下降，并造成信賴性測試失敗。

為了解決上述問題，遂發展出以半導體基材作為中介結構的工藝，通過于一封裝基板與一半導體芯片之間增設一硅中介板（Silicon?interposer）。因該硅中介板與該半導體芯片的材質接近，所以可有效避免熱膨脹系數不匹配所產生的問題。

圖1A至圖1C為現有半導體封裝件1的制法。

如圖1A所示，于一整片硅中介板10中形成多個導電硅穿孔（Through-silicon?via,TSV）100，再于該硅中介板10的上側形成線路重布結構（圖略），以將半導體芯片11接置于該硅中介板10的上側，且借由導電凸塊110電性連接該導電硅穿孔100。

如圖1B所示，形成封裝膠體12于該硅中介板10上以包覆該半導體芯片11，以形成多個封裝體1a。

如圖1C所示，于該硅中介板10的下側依需求形成線路重布結構（Redistribution?layer,RDL）13，再進行切單工藝，以將單一封裝體1a借由多個導電凸塊14接置且電性連接于該封裝基板15。

但是，現有半導體封裝件1的制法中，該硅中介板10形成該導電硅穿孔100的制作成本極高，且該硅中介板10的每一硅中介板單元10’因工藝良率之故，往往存在有良好者與不良者。所以當半導體晶圓切割成半導體芯片11（該半導體芯片11的制造成本也高）后，再經電性量測后，可選擇好的半導體芯片11接置于該硅中介板10上所對應的硅中介板單元10'上。因此，好的半導體芯片11可能會接置于不良的硅中介板單元10'上，導致于后續測試封裝體1a后，需將好的半導體芯片11與供其接置的不良硅中介板單元10'一并報廢，而令制造該硅中介板10模塊的成本無法降低。

此外，若于形成該封裝膠體12之前即已發現不良的硅中介板單元10'，而不放置好的半導體芯片11于不良的硅中介板單元10'上，則該硅中介板10上將出現空位，致將無法控制該封裝膠體12的膠量，且因空位的位置并非可預期，將無法借由程控該封裝膠體12的流動路徑，也就是該封裝膠體12的流動路徑不一致，遂令無法均勻覆蓋該半導體芯片11。

再者，將半導體芯片11置放于未經切割的一整片硅中介板10上，該半導體芯片11的尺寸面積會受到限制，也就是該半導體芯片11的尺寸面積需小于該硅中介板單元10'的尺寸面積，所以該半導體芯片11的電極（即結合導電凸塊110處）的數量無法增加，導致該硅中介板單元10'的模塊功能及效率等受到限制。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺陷，本發明的主要目的在于提供一種半導體封裝件及其制法，可避免于封裝后半導體組件與不良的中介板一并報廢。

本發明的半導體封裝件，其包括：中介板，其具有相對的第一表面與第二表面及連接該第一與第二表面的側面，并具有連通該第一與第二表面的多個導電穿孔，該導電穿孔具有相對的第一端面與第二端面，且該導電穿孔的第一端面外露于該第一表面；半導體組件，其設于該中介板的第一表面上；以及封裝膠體，其嵌埋該中介板與半導體組件，且形成于該中介板的側面上。