[發明專利]一種合成孔徑雷達成像處理的距離壓縮運算電路

無效

• 申請號: 201210423923.9
• 申請日: 2012-10-30
• 公開（公告）號: CN103792514A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 廖軼;邢孟道;張磊
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G01S7/02
• 分類號: G01S7/02;G01S13/90
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及遙測遙感技術，尤其涉及一種合成孔徑雷達(SAR)成像的遙測遙感信息處理技術。

背景技術

合成孔徑雷達(SAR)是一種高分辨率的微波成像雷達，通常被安裝在飛機或衛星上對地面成像，所成圖像對應物體尺寸寬大，圖像數據量大。隨著現代合成孔徑雷達向高分辨率、高測繪帶、多頻段、多極化、多模式等方向發展，圖像數據處理量不斷增加，在SAR成像處理過程中，距離壓縮處理是不可缺少的一個步驟，由于其運算量特別大，運算速度要求很高，很容易形成數字信號處理瓶頸，因此要求距離壓縮處理電路有快速的大數據處理能力以滿足實時性要求。

中國專利申請號為CN03108446.X的文件公布了一種合成孔徑雷達實時成像處理器距離壓縮處理電路，采用了兩片FPGA芯片，兩塊先入先出存儲器，兩塊外部存儲器，兩塊輸出接口，兩個時鐘電路以及控制電路，形成了兩路數據處理電路，一路針對奇數距離線數據進行處理，另一路針對偶數距離線數據進行處理，控制電路負責協調兩路數據處理電路的關系，即負責將輸入數據(即距離線數據)分離為奇數距離線數據和偶數距離線數據并分發到兩路數據處理電路，兩路數據處理電路的輸出受控制電路控制以實現交替輸出。這套電路結構比較復雜，兩路數據處理電路的協調控制要求也比較高，可靠性較難保證。

發明內容

本發明的目的是提供一種合成孔徑雷達成像處理的距離壓縮運算電路，該電路具有運算量大、運算速度快的特點，采用較少的器件，電路結構簡單，可靠性高，能滿足SAR圖像生成的實時性要求。

實現上述目的采用的技術方案是：一種合成孔徑雷達成像處理的距離壓縮運算電路，由可編程邏輯陣列芯片FPGA、外部存儲器、輸出接口、先入先出存儲器和時鐘驅動電路組成。其中，可編程邏輯陣列芯片FPGA內部包含能適配靜態隨機存取存儲器SRAM的具有64bit口線的外部存儲器接口A、DDR2外部存儲器接口、鎖相環控制器和主機接口；各部件連接方式及作用為：時鐘驅動電路連接至可編程邏輯陣列芯片FPGA的鎖相環控制器以實現時鐘倍頻；可編程邏輯陣列芯片FPGA的DDR2外部存儲器接口連接至外部存儲器以實現距離壓縮運算過程中的臨時數據或中間結果暫存于外部存儲器；先入先出存儲器是32bit位寬的，其輸入端接收距離線輸入數據，其輸出端連接至可編程邏輯陣列芯片FPGA的外部存儲器接口A的一半含32bit口線以實現將距離線輸入數據送入可編程邏輯陣列芯片FPGA并下一步進行距離壓縮運算；輸出接口也是32bit位寬的，其輸入端連接至可編程邏輯陣列芯片FPGA的外部存儲器接口A的另一半含32bit口線以實現接收來自可編程邏輯陣列芯片FPGA的距離壓縮運算結果，輸出接口的輸出端將距離壓縮運算結果數據送出至后續處理電路；可編程邏輯陣列芯片FPGA的主機接口連接至PC機的PCI總線以實現與PC機的數據交換使得可以通過PC機實現對距離壓縮處理電路的設置、啟停等操作。

本發明的一種合成孔徑雷達成像處理的距離壓縮運算電路較之以往的同類發明具有如下有益效果：采用高速大規模集成電路芯片，只采用了一片FPGA芯片，電路結構、連接方式和控制方法簡單，可靠性高。

附圖說明

圖1是SAR實時成像過程中的距離壓縮處理電路方框圖。圖中，虛線框包圍部分是本發明的電路組成部分，PCI總線隸屬于PC機。

具體實施方式

下面結合圖1對本發明的技術方案進一步描述。

一種合成孔徑雷達成像處理的距離壓縮運算電路，由可編程邏輯陣列芯片FPGA、外部存儲器、輸出接口、先入先出存儲器和時鐘驅動電路組成。其中，可編程邏輯陣列芯片FPGA內部包含能適配靜態隨機存取存儲器SRAM的具有64bit口線的外部存儲器接口A、DDR2外部存儲器接口、鎖相環控制器和主機接口；各部件連接方式為：時鐘驅動電路連接至可編程邏輯陣列芯片FPGA的鎖相環控制器；可編程邏輯陣列芯片FPGA的DDR2外部存儲器接口連接至外部存儲器；先入先出存儲器是32bit位寬的，其輸入端接收距離線輸入數據，其輸出端連接至可編程邏輯陣列芯片FPGA的外部存儲器接口A的一半含32bit口線；輸出接口也是32bit位寬的，其輸入端連接至可編程邏輯陣列芯片FPGA的外部存儲器接口A的另一半含32bit口線，輸出接口的輸出端將距離壓縮運算結果數據送出至后續處理電路；可編程邏輯陣列芯片FPGA的主機接口連接至PC機的PCI總線。