[發明專利]一種合成孔徑雷達成像處理的距離壓縮運算電路

無效

• 申請號: 201210423923.9
• 申請日: 2012-10-30
• 公開（公告）號: CN103792514A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 廖軼;邢孟道;張磊
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G01S7/02
• 分類號: G01S7/02;G01S13/90
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種合成孔徑雷達成像處理的距離壓縮運算電路，由可編程邏輯陣列芯片FPGA、外部存儲器、輸出接口、先入先出存儲器和時鐘驅動電路組成；其中，可編程邏輯陣列芯片FPGA內部包含能適配靜態隨機存取存儲器SRAM的具有64bit口線的外部存儲器接口A、DDR2外部存儲器接口、鎖相環控制器和主機接口；各部件連接方式為：時鐘驅動電路連接至可編程邏輯陣列芯片FPGA的鎖相環控制器；可編程邏輯陣列芯片FPGA的DDR2外部存儲器接口連接至外部存儲器；先入先出存儲器是32bit位寬的，其輸入端接收距離線輸入數據，其輸出端連接至可編程邏輯陣列芯片FPGA的外部存儲器接口A的一半含32bit口線；輸出接口也是32bit位寬的，其輸入端連接至可編程邏輯陣列芯片FPGA的外部存儲器接口A的另一半含32bit口線，輸出接口的輸出端將距離壓縮運算結果數據送出；可編程邏輯陣列芯片FPGA的主機接口連接至PC機的PCI總線；其特征在于可編程邏輯陣列芯片FPGA的具有64bit口線的外部存儲器接口A在使用功能上分為兩部分，其中的一半含32bit口線用作輸入以接收來自先入先出存儲器的數據，另一半含32bit口線用作輸出將運算結果送至輸出接口。

2.根據權利要求1所述的一種合成孔徑雷達成像處理的距離壓縮運算電路，其特征在于所述的時鐘驅動電路為可編程邏輯陣列芯片FPGA提供基準時鐘，可編程邏輯陣列芯片FPGA的鎖相環控制器按照設定倍數對基準時鐘進行倍頻。

3.根據權利要求1所述的一種合成孔徑雷達成像處理的距離壓縮運算電路，其特征在于所述的外部存儲器采用DDR2規格的同步動態隨機存取存儲器SDRAM。

4.根據權利要求1所述的一種合成孔徑雷達成像處理的距離壓縮運算電路，其特征在于所述的先入先出存儲器采用靜態隨機存取存儲器SRAM，并配置成32bit位寬，先入先出存儲器的輸入端接收距離線輸入數據，先入先出存儲器的輸出端連接至可編程邏輯陣列芯片FPGA的外部存儲器接口A的一半含32bit口線。

5.根據權利要求1所述的一種合成孔徑雷達成像處理的距離壓縮運算電路，其特征在于所述的輸出接口配置成32bit位寬，輸出接口的輸入端連接至可編程邏輯陣列芯片FPGA的外部存儲器接口A的另一半含32bit口線，輸出接口的輸出端將距離壓縮運算結果數據送出至后續處理電路。

6.根據權利要求1所述的一種合成孔徑雷達成像處理的距離壓縮運算電路，其特征在于所述的可編程邏輯陣列芯片FPGA的主機接口連接至PC機的PCI總線。