[發明專利]非揮發性存儲器制造方法及其構造

無效

• 申請號: 201210422872.8
• 申請日: 2012-10-30
• 公開（公告）號: CN103730424A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 李文誠;陳宜秀;吳怡德
• 申請（專利權）人: 宜揚科技股份有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 北京泰吉知識產權代理有限公司 11355
• 代理人: 張雅軍

技術領域

本發明涉及一種存儲器制造方法，特別是涉及一種非揮發性存儲器（Non-Volatile?Memory）制造方法及其構造。

背景技術

隨著存儲器制程的進步，非揮發性存儲器的應用范圍也越來越廣泛，從過去應用于電子裝置開機用途(例，將BI?OS刻錄于EEPROM)，到現今應用于數據儲存用途，其中最受歡迎的莫過于快閃存儲器(Flash?Memory)。然而也基于此轉變，快閃存儲器的穩定度就顯得隔外地重要。

常見的快閃存儲器架構為浮動柵(Floating?Gate)架構。所謂的浮動柵架構存儲器通常會包含一存儲器陣列。該存儲器陣列形成于一基板上，并包括多個記憶胞。每一個記憶胞為具有一控制柵極、一浮動柵極、一源極(Source)，及一漏極(Drain)的晶體管。其中該浮動柵極通過一層穿遂氧化層與源極、漏極分離，并可用來保持電荷。也就是說，該控制柵極可以通過施加電壓促使電子由漏極穿過該穿遂氧化層，以將電子注射至浮動柵極，使得每一記憶胞充電。也就是說，電荷在浮動柵極中存在與否，可以用來決定所述記憶胞進行寫入數據或抹除數據的行為。

然而，如何降低快閃存儲器的寫入/抹除電壓，一直是有待解決的問題。現有的方式通常是通過減少穿遂氧化層的厚度，進而達成降低快閃存儲器的寫入/抹除電壓的目的。然，上述的方式會引起明顯的漏電流問題，也就是說，相較于厚的穿遂氧化層而言，薄的穿遂氧化層所儲存的電荷更有可能漏至該基板。也就是說，若穿遂氧化層有缺陷的話，則所有儲存的電荷很有可能通過此缺陷而漏出，而如此不穩定的狀態，會造成儲存于記憶胞的數據有遺失的疑慮。

因此，??另一種快閃存儲器架構，??即采用硅氧氮氧硅((Poly-Si)-SiO2-Si3N4-SiO2-Si，以下簡稱SONOS)構造的快閃存儲器，由于其可以在不引起嚴重電荷損失的情況下降低穿遂氧化層的厚度，所以越來越受到重視。參閱圖1，現有的SONOS快閃存儲器主要包含一硅基板1，多個隔離層2、多個字符線11、多個源極接觸窗1?2、多個漏極接觸窗1?3，及多個S?ONOS存儲器胞1?4。其中，所述源極接觸窗1?2與漏極接觸窗1?3形成于任二隔離層2與任二字符線11所定義出的一區域1?5。

可預期的是，隨著存儲器制程越來越小，所述隔離層2與所述字符線11所定義出的該區域1?5也會越來越小，因此，欲在該區域1?5形成上述的接觸窗的難度將會越來越高，換句話說，在現有的S?ONOS架構下，存儲器制程的發展將會受到上述的接觸窗所限制。

發明內容

本發明的目的在于提供一種非揮發性存儲器制造方法。

本發明非揮發性存儲器制造方法，包含以下步驟：??（A）于一硅基板上間隔地形成多個間斷式的隔離層，且根據每一隔離層與相鄰的隔離層分別界定一漏區域，其中每一條隔離層具有切斷該條隔離層的多個空隙，所述空隙在垂直于所述隔離層的方向上形成一共同的源區域，所述漏區域通過該源區域互相連通；??（B）依序于該硅基板上附著一穿隧介電層、一電荷捕捉層、一阻電層，及一柵層；??（C）通過光阻屏蔽與蝕刻的圖案化制程形成堆疊而成的多個柵極結構；及（D）于該硅基板上的每一漏區域形成一漏極接觸窗，且于該硅基板上的該源區域形成至少一源極接觸窗。

本發明的另一目的在于提供一種非揮發性存儲器構造。

本發明非揮發性存儲器構造，包含一硅基板、多個間斷式的隔離層、一穿隧介電層、一電荷捕捉層、一阻電層，及一柵層。

所述間斷式的隔離層間隔地形成于該硅基板上。其中每一隔離層與相鄰的隔離層分別界定一漏區域，且所述隔離層由多個空隙所分離。所述空隙在垂直于所述隔離層的方向上形成一共同的源區域。所述漏區域通過該源區域互相連通。

該穿隧介電層附著于該硅基板上。

該電荷捕捉層附著于該穿隧介電層上。

該阻電層附著于該電荷捕捉層上。

該柵層附著于該阻電層上。

該穿隧介電層、該電荷捕捉層、該阻電層，及該柵層形成堆疊而成的多個柵極結構，且該硅基板上的每一漏區域形成一漏極接觸窗。而該硅基板上的該源區域形成至少一源極接觸窗。

本發明的有益效果在于：通過形成于該硅基板上的所述間隔的隔離層，使得所述漏區域能通過該源區域互相連通，且于該硅基板上形成該源極接觸窗時，相較于現有的SONOS架構，縮小制程時較不易受到所述源極接觸窗的限制。

附圖說明

圖1是一俯視圖，說明現有的S?ONOS架構快閃存儲器；

圖2是一流程圖，說明本發明非揮發性存儲器制造方法的較佳實施例的步驟；