[發明專利]封裝載板的制造方法

無效

• 申請號: 201210422135.8
• 申請日: 2012-10-29
• 公開（公告）號: CN103794514A
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 蔡志宏
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

技術領域

本發明涉及一種載板的制造方法，且特別是涉及一種封裝載板的制造方法。

背景技術

近年來，三維立體(3D)構裝的快速發展，除大幅縮小芯片在電路板上所占的面積，同時提升電子產品縮小后的使用效率，更能將不同功能的芯片整合在同一構裝模塊，達到系統封裝(System?in?Package,SiP)的高效益。為了進一步縮小整個封裝的尺寸，有些技術選擇在電路板上挖出芯片開口，以將芯片放置于芯片開口內而降低封裝的整體厚度。

為了讓芯片上的接點的位置與間距符合下一層級的外部元件的接點分布，可通過封裝載板作為芯片與下一層級的外部元件的之間的中介元件。當然，封裝載板用于連接下一層級的外部元件的一側必須有對應的接墊，且接墊上需配置焊球。

傳統上，上述技術所使用的封裝載板是先進行植球制作工藝以形成所需的焊球，接著才在電路板上挖出所需的芯片開口。然而，為了避免挖孔時破壞封裝載板上的焊球而導致良率不佳，僅能對于植球完成的電路板進行逐片的挖孔制作工藝。如此一來，嚴重地拖慢了整體的制作工藝時間，難以符合大量出貨的要求且提高了制作工藝成本。

發明內容

本發明的目的在于提供一種封裝載板的制造方法，可解決現有封裝載板的制造方法的制作工藝時間過長的問題。

為達上述目的，本發明的封裝載板的制造方法包括下列步驟。疊置多片電路板。同時移除疊置的電路板的部分材料，以于各電路板形成至少一芯片孔。在具有芯片孔的電路板的多個接墊上形成多個焊球。

在本發明的一實施例中，在形成芯片孔后與形成焊球之前，將各電路板切割成多個單元，各單元具有至少一個芯片孔。

在本發明的一實施例中，在形成焊球之后，將各電路板切割成多個單元，各單元具有至少一個芯片孔。

在本發明的一實施例中，移除疊置的電路板的部分材料的步驟是以激光技術、CNC繞走切除或沖壓完成。

基于上述，本發明的封裝載板的制造方法是在形成芯片孔后才形成焊球，因此可以同時在多片電路板上形成芯片孔，以節省制作工藝時間與成本。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。

附圖說明

圖1A與圖1B為本發明一實施例的封裝載板的制造方法示意圖；

圖2為本發明另一實施例的封裝載板的制造方法示意圖；

圖3為本發明再一實施例的封裝載板的制造方法示意圖。

主要元件符號說明

110、210、310：電路板

112：芯片孔

114：接墊

120：焊球

212、312：單元

具體實施方式

圖1A與圖1B說明本發明一實施例的封裝載板的制造方法。請參照圖1A，本實施例的封裝載板的制造方法中，首先疊置多片電路板110。每一片電路板110已經形成有所需的線路與接點，如同一般印刷電路板廠出貨時所提供的裸板，甚至可依需求內埋有電容或其他元件。接著，同時移除疊置的電路板110的部分材料，以于各電路板110形成至少一個芯片孔112。亦即是，本實施例的封裝載板的制造方法中，是同時在多片電路板110一起形成芯片孔112，而不是如先前技術般一次僅在一片電路板上形成一個芯片孔。因此，本實施例的封裝載板的制造方法可大幅縮短制作工藝時間，進而降低制作工藝成本。

接著請參照圖1B，在具有芯片孔112的電路板110的多個接墊114上形成多個焊球120。圖1B中，僅示意性地繪示了數個接墊114與對應的焊球120，但接墊114與焊球120的數量與位置都可以依照需求調整。

由上述可知，在本實施例的封裝載板的制造方法中，形成芯片孔112的步驟是在形成焊球120之前進行的。因此，形成芯片孔112時可以疊置多片電路板110同時進行，并不會破壞接墊114與焊球120的連接良率。如此，不僅縮短制作工藝時間而降低制作工藝成本，更維持了產品良率。

本實施例中疊置多片電路板110時，為了避免彼此碰撞產生破壞，電路板110上并不設置芯片、電容、電阻或任何凸出于電路板110表面的元件。另外，移除疊置的電路板110的部分材料的步驟是以激光技術、CNC繞走切除、沖壓或其他適當技術完成。雖然本實施例的每片電路板110上僅舉例有一個芯片孔112，但是在采用系統封裝時，每片電路板110上當然可以有多個芯片孔112以容納多個芯片。