[發(fā)明專利]一種用于PXI智能測試平臺設(shè)備的集成觸發(fā)路由裝置

有效

• 申請?zhí)枺?/td>: 201210421323.9
• 申請日: 2012-10-29
• 公開（公告）號: CN102929758A
• 公開（公告）日: 2013-02-13
• 發(fā)明（設(shè)計(jì)）人: 周慶飛;王石記;安佰岳;李洋;杜影
• 申請（專利權(quán)）人: 北京航天測控技術(shù)有限公司
• 主分類號: G06F11/267
• 分類號: G06F11/267
• 代理公司: 北京理工大學(xué)專利中心 11120
• 代理人: 楊志兵;高燕燕

技術(shù)領(lǐng)域

本發(fā)明涉及分布式測試總線中的觸發(fā)路由技術(shù)領(lǐng)域，具體涉及一種用于PXI智能測試平臺設(shè)備的集成觸發(fā)路由裝置。

背景技術(shù)

針對分布式測試總線而言，觸發(fā)路由是一項(xiàng)非常重要的功能。觸發(fā)路由即將一個觸發(fā)源路由到觸發(fā)終端，通過觸發(fā)路由可以實(shí)現(xiàn)事件間的傳遞。該功能對多模塊間同步尤為重要，如實(shí)現(xiàn)多通道邏輯分析儀、多通道高速采集卡、多通道任意波形發(fā)生器等。

PXI儀器設(shè)備的觸發(fā)信號主要用于多模塊間的同步觸發(fā)及時鐘傳輸，其定義了一些標(biāo)準(zhǔn)觸發(fā)協(xié)議以方便互操作性，如TTL總線觸發(fā)、星形觸發(fā)、差分觸發(fā)等等。下面簡單介紹下PXI儀器設(shè)備中幾種常見的觸發(fā)方式：

TTL總線觸發(fā)由8根總線PXI_TRIG[0:7]組成，觸發(fā)線高度靈活，可以按不同方式使用。比如觸發(fā)器可用于多個不同PXI外設(shè)模塊之間的同步操作，也可利用一個模塊精確地控制系統(tǒng)中其他模塊操作執(zhí)行的定時順序。觸發(fā)信號可從一個模塊傳遞到另一個模塊，容許對正在監(jiān)控或控制的異步外部事件產(chǎn)生精確的定時響應(yīng)。

星型觸發(fā)在系統(tǒng)定時插槽和其他外設(shè)插槽之間實(shí)現(xiàn)了一條專用觸發(fā)線PXI_STAR。星型觸發(fā)控制器安裝在定時插槽中，為其他外設(shè)模塊提供非常精確的觸發(fā)信號。每個外設(shè)插槽包含一個獨(dú)立的觸發(fā)器，該觸發(fā)信號按照星型方式從星形觸發(fā)插槽中導(dǎo)出，通過觸發(fā)路由送給其他外設(shè)插槽。

差分觸發(fā)由PXIe_DSTARA、PXIe_DSTARB、PXIe_DSTARC三對差分信號組成，在系統(tǒng)定時插槽和外設(shè)插槽之間采用差分點(diǎn)對點(diǎn)連接。這三對信號在每個外設(shè)插槽和系統(tǒng)定時插槽之間均有獨(dú)立的差分對。PXIe_DSTARA被設(shè)計(jì)用來從系統(tǒng)定時插槽向外圍設(shè)備分發(fā)高速度、高質(zhì)量的時鐘信號；PXIe_DSTARB被設(shè)計(jì)用來從系統(tǒng)定時插槽向外圍設(shè)備分發(fā)高速度、高質(zhì)量的觸發(fā)信號；PXIe_DSTARC被設(shè)計(jì)用來從外圍設(shè)備向系統(tǒng)定時插槽發(fā)送高速度、高質(zhì)量的觸發(fā)或時鐘信號。

目前，上述常見的觸發(fā)方式的通常是單獨(dú)使用，不能靈活切換，而且觸發(fā)方式的種類也不全。此外，差分觸發(fā)方式下僅存在三對信號，其中定時插槽向外圍設(shè)備分發(fā)信號線兩對，外圍設(shè)備向系統(tǒng)定時插槽發(fā)送信號線一對，不能滿足更靈活的需求。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供了一種用于PXI智能測試平臺設(shè)備的集成觸發(fā)路由裝置，集成了6種觸發(fā)方式，觸發(fā)類型全面，使用靈活。而且，本裝置不僅兼容PXI標(biāo)準(zhǔn)定義的TTL總線觸發(fā)以及星形觸發(fā)，同時改進(jìn)了PXIe標(biāo)準(zhǔn)定義的差分觸發(fā)方式，將原有的3對觸發(fā)信號擴(kuò)展為6對，可以傳輸三種信號，滿足更靈活的需求。此外，還通過GPS模塊獲取到的原子鐘時間信息，實(shí)現(xiàn)更高精度的時鐘同步觸發(fā)。

為了解決上述技術(shù)效果，本發(fā)明是這樣實(shí)現(xiàn)的：

一種用于PXI智能測試平臺設(shè)備的集成觸發(fā)路由裝置，該P(yáng)XI智能測試平臺設(shè)備的背板上設(shè)有n個外設(shè)插槽，n為正整數(shù)；該集成觸發(fā)路由裝置包括：設(shè)置在PXI智能測試平臺設(shè)備上的FPGA和設(shè)置在背板上的扇出模塊；

FPGA通過三類信號線連接背板上的外設(shè)插槽，包括TTL觸發(fā)總線、星型觸發(fā)線和差分觸發(fā)線；

其中，TTL觸發(fā)總線為8根記為PXI_TRIG[0:7]，每根觸發(fā)總線通過背板分別送給所有外設(shè)插槽；

星型觸發(fā)線PXI_STAR為一根，其連接到背板上的第一扇出模塊，第一扇出模塊將星型觸發(fā)線扇出n路到n個外設(shè)插槽上；

差分觸發(fā)線包括3對差分輸出線DiffA、DiffB、DiffD，以及n組差分輸入線，三對差分輸出線以對為單位一對一地連接到背板上的三塊差分信號扇出模塊，每個差分信號扇出模塊將差分信號扇出n路一對一的連接到n個外設(shè)插槽上，每組差分輸入線對應(yīng)一個外設(shè)插槽，連接對應(yīng)的外設(shè)插槽和FPGA；每組輸入線包括3對差分線DiffC、DiffE、DiffF；

FPGA還連接系統(tǒng)控制器軟件、GPS模塊和外部接口；

FPGA中劃分出觸發(fā)路由模塊和存儲模塊，存儲模塊中存有觸發(fā)源列表和觸發(fā)終端列表；其中，觸發(fā)源列表存儲14類觸發(fā)源，包括軟件觸發(fā)源、外部觸發(fā)源、8個TTL觸發(fā)源、三個差分觸發(fā)源和GPS時鐘觸發(fā)源；觸發(fā)源列表存儲14類觸發(fā)終端，包括外部觸發(fā)終端、8個TTL觸發(fā)終端、三個差分觸發(fā)終端、星形觸發(fā)終端；

觸發(fā)路由模塊根據(jù)外部輸入，建立觸發(fā)源和觸發(fā)終端的配對關(guān)系；當(dāng)選定一組當(dāng)前使用的配對關(guān)系時，根據(jù)選定的配對關(guān)系將觸發(fā)源導(dǎo)出到觸發(fā)終端。

有益效果：