[發明專利]用于讀出放大器的低電壓電流參考產生器

有效

• 申請號: 201210419802.7
• 申請日: 2012-10-29
• 公開（公告）號: CN103794252B
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 周耀;錢曉州;林光明
• 申請（專利權）人: 硅存儲技術公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 馬紅梅,李浩

技術領域

公開了一種具有改進的讀出放大器（sensing amplifier）的非易失性存儲單元（memory cell）。

背景技術

在現有技術中，使用浮置柵極（floating gate）以存儲電荷在其上的非易失性半導體存儲單元和在半導體襯底中形成的這樣的非易失性存儲單元的存儲陣列（memory array）是眾所周知的。典型地，這樣的浮置柵極存儲單元為分離柵極（split gate）類型、或堆疊柵極（stacked gate）類型。

通常使用讀出放大器在浮置柵極存儲單元上執行讀取操作。出于這個目的的讀出放大器在美國專利No. 5,386,158（該“’158專利”）中被公開，出于所有目的通過引用將其結合到本文中。該’158專利公開了使用汲取已知量的電流的參考單元。該’158專利依賴于一個電流鏡來反射由參考單元汲取的電流和依賴于另一個電流鏡來反射由被選擇的存儲單元汲取的電流。然后比較在每一個電流鏡中的電流，并且可以基于哪個電流更大來確定在存儲單元中存儲的值（例如，0或1）。

另一個讀出放大器在美國專利No. 5,910,914（該“’914專利”）中被公開，出于所有目的通過引用將其結合到本文中。該’914專利公開了用于可以存儲多于1比特數據的多級浮置柵極存儲單元或MLC的讀出電路（sensing circuit）。該專利公開了使用多個參考單元，利用該多個參考單元來確定被存儲在存儲單元中的值（例如，00、01、10或11）。也以這個方式利用電流鏡。

現有技術的電流鏡利用PMOS晶體管。PMOS晶體管的一個特性是如果施加到柵極的電壓小于設備的電壓閾值（典型地被稱作V_TH），那么僅PMOS晶體管能變為“導通”。使用利用PMOS晶體管的電流鏡的一個缺點是PMOS晶體管引起V_TH下降。這阻礙了設計者用于創建在較低電壓處工作的讀出放大器的能力。

現有技術設計的另一個缺點是當柵極晶體管從高到低時（即，當PMOS晶體管變為導通時），PMOS晶體管相對緩慢。這導致整個讀出放大器的延遲。

需要的是使用比現有技術中低的電壓源來進行工作的改進的讀出電路。

進一步需要的是改進的讀出電路，其中當不處于使用中時可以關閉電壓源以節省功率，但是其中一旦電壓源恢復變為導通，在沒有顯著的時間損失的情況下讀出電路可以變為可操作的。

發明內容

通過提供一種利用電阻器對代替晶體管對來作為電流鏡的讀出電路來解決前面提到的問題和需要。使用電阻器對來代替晶體管對能夠實現對具有較短啟動時間的較低電壓源的使用。

在一個實施例中，將參考單元電流施加到電流鏡。將反射的電流耦合到被選擇的存儲單元。將反射的電流與被選擇的存儲單元電流進行比較，并且生成讀出輸出（sense output），其指示存儲單元的狀態（例如，0或1）并且其與同參考電流相比較的通過被選擇的存儲單元的電流的相對大小直接相關。

在另一個實施例中，在電流鏡和被選擇的存儲單元之間添加鏡對塊（mirror pair block）。

通過說明書、權利要求書和所附的圖的回顧，本發明的其他目的和特征將變得顯而易見。

附圖說明

圖1描繪了包括電流鏡的讀出電路實施例的框圖，該電流鏡包括一對電阻器；

圖2描繪了包括電流鏡的另一讀出電路實施例的框圖，該電流鏡包括一對電阻器；

圖3描繪了鏡對塊的實施例；

圖4描繪了參考電路的實施例；

圖5描繪了參考電路的另一實施例。

具體實施方式

現在將參考圖1來描述實施例。讀出電路10被示出。電源V_DD被提供給電阻器20和電阻器30。電阻器20被耦合到運算放大器40的一個正端子。電阻器30被耦合到運算放大器40的另一個端子。運算放大器40用作箝位回路（clamp loop）。運算放大器40的輸出被耦合到PMOS晶體管70的柵極。PMOS晶體管70的源極被耦合到電阻器30。PMOS晶體管70的漏極被耦合到存儲單元60。電阻器20也被耦合到參考電路50。如所能看到的那樣，電阻器20和電阻器30的每個具有第一端子和第二端子。PMOS晶體管70的源極、漏極和柵極也是端子。