[發(fā)明專利]通用型高速并、串行總線開(kāi)發(fā)驗(yàn)證平臺(tái)

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210417850.2
• 申請(qǐng)日: 2012-10-28
• 公開(kāi)（公告）號(hào): CN102929756A
• 公開(kāi)（公告）日: 2013-02-13
• 發(fā)明（設(shè)計(jì)）人: 張峰
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第十研究所
• 主分類號(hào): G06F11/26
• 分類號(hào): G06F11/26;G06F13/40
• 代理公司: 成飛(集團(tuán))公司專利中心 51121
• 代理人: 郭純武

技術(shù)領(lǐng)域

本發(fā)明涉及一種適用于航空航天及地面通信設(shè)備中，實(shí)現(xiàn)數(shù)據(jù)的高速采集、存儲(chǔ)、傳輸、編碼、回放等功能。高速總線通常指?jìng)鬏斔俣仍?00MB/s以上的通用型高速并行、串行總線開(kāi)發(fā)驗(yàn)證平臺(tái)。

背景技術(shù)

目前，高光譜成像儀、高分辨率合成孔徑雷達(dá)、高清晰度光電傳感器等地面測(cè)繪設(shè)備，產(chǎn)生包含載荷數(shù)據(jù)、遙測(cè)信息、語(yǔ)音信息等在內(nèi)的高速數(shù)據(jù)流，其載荷數(shù)據(jù)率高達(dá)數(shù)百M(fèi)bps到數(shù)Gbps，迫切需要引入高速總線技術(shù)，以解決數(shù)據(jù)的高速傳輸問(wèn)題。

現(xiàn)有高速總線技術(shù)開(kāi)發(fā)驗(yàn)證平臺(tái)通常利用個(gè)人計(jì)算機(jī)（PC機(jī)）的PCI/PCIX插槽，采用外擴(kuò)基于PCI/PCIX總線的轉(zhuǎn)換卡，實(shí)現(xiàn)某種總線功能，如PCI->FC卡、PCI->RS485卡等，這種方式不足之處在于，PC機(jī)功耗大(≥70W)、體積大(40×40×15cm)、重量大(≥10kg)、)、工作溫度窄(0-500°c、抗震能力差，而且不適合在空間受限的復(fù)雜環(huán)境中使用。因而高速總線開(kāi)發(fā)驗(yàn)證平臺(tái)轉(zhuǎn)向嵌入式系統(tǒng)發(fā)展，與基于PC機(jī)的總線開(kāi)發(fā)驗(yàn)證方式相比，嵌入式總線開(kāi)發(fā)平臺(tái)具有功耗小、體積小、重量小的優(yōu)點(diǎn)。而一般的嵌入開(kāi)總線開(kāi)發(fā)平臺(tái)，通常只是針對(duì)某種或某幾種總線，往往不夠全面，不能對(duì)目前主流的高速總線做一個(gè)系統(tǒng)性的概括，不能進(jìn)行對(duì)比性試驗(yàn)，且通用性、兼容性較差。??

發(fā)明內(nèi)容

本發(fā)明的任務(wù)是針對(duì)現(xiàn)有總線開(kāi)發(fā)驗(yàn)證技術(shù)存在的不足，提供一種通用性強(qiáng)、兼容性好、功能完備，能夠?qū)崿F(xiàn)高速采集、存儲(chǔ)、傳輸、編碼、回放或其它處理的通用型高速并、串行總線開(kāi)發(fā)驗(yàn)證平臺(tái)。

本發(fā)明提出的一種通用型高速并、串行總線開(kāi)發(fā)驗(yàn)證平臺(tái)，通過(guò)下述技術(shù)方案予以實(shí)現(xiàn)：所述總線開(kāi)發(fā)驗(yàn)證平臺(tái)包括，一個(gè)用于對(duì)CPCIE/PCIE協(xié)議和CPCI/PCI協(xié)議開(kāi)發(fā)驗(yàn)證的嵌入式處理器PowerPC，其特征在于，嵌入式處理器PowerPC通過(guò)CPCIE、CPCI接口與外部CPCIE、CPCI設(shè)備相連，用于對(duì)CPCIE/PCIE協(xié)議、CPCI/PCI協(xié)議的開(kāi)發(fā)驗(yàn)證，同時(shí)通過(guò)SRIO接口與2個(gè)FPGA相連，用于SRIO總線的開(kāi)發(fā)驗(yàn)證;2個(gè)FPGA之間通過(guò)PCIE、SRIO、FC相連，用于對(duì)FPGA間的高速串行SRIO、PCIE、FC總線開(kāi)發(fā)驗(yàn)證及總線協(xié)議間的相互轉(zhuǎn)換;?FPGA通過(guò)FC接口、CPCIE、CPCI接口、SRIO接口與平臺(tái)外部相應(yīng)接口設(shè)備相連，實(shí)現(xiàn)基于FPGA的FC總線、CPCIE、CPCI、PCI及SRIO總線的開(kāi)發(fā)驗(yàn)證;FPGA擴(kuò)展保留了SATA接口，用于對(duì)高速存儲(chǔ)總線SATA及SAS的開(kāi)發(fā)驗(yàn)證，且PowerPC與2個(gè)FPGA均含有與平臺(tái)外網(wǎng)絡(luò)連接的網(wǎng)絡(luò)接口，其中，PowerPC為嵌入式處理器，F(xiàn)PGA為可編程邏輯門(mén)陣列，F(xiàn)C為光纖接口，UART為串口，RGMII,SGMII為網(wǎng)絡(luò)接口，CPCI/PCI為并行總線，?CPCIE/PCIE為高速串行總線?，SATA及SAS為串行存儲(chǔ)接口，CPCI、PCI均指PCI協(xié)議，CPCIE、PCIE均指PCIE總線協(xié)議，CPCI總線為PCI總線的機(jī)械特性加強(qiáng)版，CPCIE總線為PCIE總線的機(jī)載特性加強(qiáng)版。

本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果。

兼容性好：本發(fā)明在設(shè)計(jì)上兼容了目前常見(jiàn)的主流高速總線技術(shù)，兼容高速并行總線CPCI/PCI，支持32位/33M、32位/66M、64位/33M、64位/66M通信方式，兼容串行總線CPCIE/PCIE，增強(qiáng)了CPCI/PCI總線的兼容性。支持1X、4X、8X通路通信方式，支持的PCIE總線傳輸速度為2.5Gbps、5.0Gbps，平臺(tái)可作為PCIE總線的根聯(lián)合體或節(jié)點(diǎn)，增強(qiáng)了串行總線CPCIE/PCIE總線的兼容性;兼容串行總線FC協(xié)議，支持1X、4X通路通信方式，速度為2Gbps、4Gbps;兼容串行總線SRIO協(xié)議，支持1X、4X通路通信方式，速度為1.25Gbps、2.5Gbps、3.125Gbps、6.25Gbps;兼容網(wǎng)絡(luò)RGMII、SGMII通信方式，支持速度為10M/100M/1000Mbps;平臺(tái)不僅支持高速傳輸協(xié)議，還擴(kuò)展保留了SATA接口，用于對(duì)高速串行存儲(chǔ)協(xié)議SATA、SAS的開(kāi)發(fā)驗(yàn)證。