[發明專利]通用型高速并、串行總線開發驗證平臺

無效

• 申請號: 201210417850.2
• 申請日: 2012-10-28
• 公開（公告）號: CN102929756A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 張峰
• 申請（專利權）人: 中國電子科技集團公司第十研究所
• 主分類號: G06F11/26
• 分類號: G06F11/26;G06F13/40
• 代理公司: 成飛(集團)公司專利中心 51121
• 代理人: 郭純武

1.一種通用型高速并、串行總線開發驗證平臺，具有如下技術特征，用于對CPCIE/PCIE協議和CPCI/PCI協議開發驗證的嵌入式處理器PowerPC，通過CPCIE、CPCI接口與外部CPCIE、CPCI設備相連，用于對CPCIE/PCIE協議、CPCI/PCI協議的開發驗證，同時通過SRIO接口與2個FPGA相連，用于SRIO總線的開發驗證;2個FPGA之間通過PCIE、SRIO、FC相連，用于對FPGA間的高速串行SRIO、PCIE、FC總線開發驗證及總線協議間的相互轉換;?FPGA通過FC接口、CPCIE、CPCI接口、SRIO接口與平臺外部相應接口設備相連，實現基于FPGA的FC總線、CPCIE、CPCI、PCI及SRIO總線的開發驗證;FPGA擴展保留了SATA接口，用于對高速存儲總線SATA及SAS的開發驗證，且PowerPC與2個FPGA均含有與平臺外網絡連接的網絡接口，其中，PowerPC為嵌入式處理器，FPGA為可編程邏輯門陣列，FC為光纖接口，UART為串口，RGMII,SGMII為網絡接口，CPCI/PCI為并行總線，?CPCIE/PCIE為高速串行總線?，SATA及SAS為串行存儲接口，CPCI、PCI均指PCI協議，CPCIE、PCIE均指PCIE總線協議，CPCI總線為PCI總線的機械特性加強版，CPCIE總線為PCIE總線的機載特性加強版。

2.如權利要求1所述的通用型高速并、串行總線開發驗證平臺，其特征在于，PowerPC的高速并行總線CPCI/PCI接口通過標準的CPCI接插件實現與其它CPCI設備的互連，支持PCI協議32b/33M、32b/66M,可支持的PCI協議版本為2.3，支持I/O空間的單次讀寫，配置空間的單次讀寫，以及映射內存空間的單次和突發讀寫方式。

3.如權利要求1所述的通用型高速并、串行總線開發驗證平臺，其特征在于，嵌入式處理器PowerPC的PCI接口為32位，PCI信號接至CPCI接插件的32位接口信號上，CPCI的64位通信方式在基于FPGA的CPCI/PCI總線邏輯上實現。

4.如權利要求1所述的通用型高速并、串行總線開發驗證平臺，其特征在于，PowerPC的串行總線CPCIE/PCIE接口有5個通路(lane),其中的一個只能配置為單通路方式1X,另4個可以配置為單通路1X或多通路方式4X,支持的PCIE協議版本為1.1，即支持的速度為2.5Gbps，每一個PCIE端口可作為根結合體root?complex或是節點End?Point,?通過標準的CPCIE接插件實現與其它CPCIE設備的互連。

5.如權利要求1所述的通用型高速并、串行總線開發驗證平臺，其特征在于，嵌入式處理器PowerPC支持4路10M/100M/1000Mbps網絡接口，支持的通信方式為RMII、SMII、RGMII和SGMII，保留的2路網絡接口，一路以RGMII通信方式，另一路以SGMII通信方式，通過網絡物理層芯片與網絡接口RJ45相連，實現平臺與外部的10M/100M/1000Mbps自適應網絡通信。

6.如權利要求1所述的通用型高速并、串行總線開發驗證平臺，其特征在于，在FPGA內實現各種高速串行總線協議主要是利用FPGA內的高速串行收發器GTX實現總線協議，通過將FPGA中的GTX引腳連接到平臺的CPCIE接插件上，即實現PowerPC與FPGA之間的SRIO通信，亦可實現PCIE協議。

7.如權利要求1所述的通用型高速并、串行總線開發驗證平臺，其特征在于，在每個FPGA內利用高速串行收發器GTX實現FC總線協議，用2個GTX，實現雙通路的FC接口，共有4個FC接口，利用一個4X?FC接插件，實現與外部數據交互。

8.如權利要求1所述的通用型高速并、串行總線開發驗證平臺，其特征在于，在FPGA內含有PCIE總線的節點End?Point硬核，可利用此PCIE硬核實現CPCIE/PCIE總線協議，通過平臺提供的標準CPCIE接插件實現與外部數據交互。

9.如權利要求1所述的通用型高速并、串行總線開發驗證平臺，其特征在于，在FPGA實現高速并行總線CPCI/PCI協議，在FPGA內根據PCI協議的電平選擇特定的Bank，將管腳引到平臺提供的標準接插件CPCI連接器上，即實現了FPGA與外部的基于CPCI/PCI總線的64位寬通信方式。

10.如權利要求1所述的通用型高速并、串行總線開發驗證平臺，其特征在于，FPGA之間基于GTX實現SRIO總線、PCIE總線、FC總線協議，實現FPGA之間的總線通信或是總線協議轉換。