[發明專利]堆疊封裝結構

無效

• 申請號: 201210417644.1
• 申請日: 2012-10-17
• 公開（公告）號: CN103050455A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 陳泰宇;張峻瑋;吳忠樺
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L23/367
• 分類號: H01L23/367
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李鶴松

技術領域

本發明是有關于半導體封裝技術，特別是有關于一種三維(3D)堆疊封裝(package?on?package，PoP)結構。

背景技術

隨著電子產業(例如，3C(電腦、通信及消費性電子)相關產業)的發展，已快速增加對于多功能、更具便利性及更小尺寸的裝置的需求。上述需求進一步迫使增加集成電路(IC)密度。而增加集成電路密度造就了多重芯片封裝的發展，諸如封裝內封裝(package?in?package，PiP)及堆疊封裝(package?on?package，PoP)。在高效能及高集成度(integration)的需求下，將上封裝體堆疊于下封裝體上的三維堆疊封裝(3D?PoP)已成為一種可接受的選擇。

PoP為一種封裝技術，可容許整合具有不同功能的芯片(例如，微處理器、存儲器、邏輯或光學集成電路等)。然而，PoP相較于個別的單一芯片(chip/die)封裝來說需要更高的電源密度。因此，當電源密度增加且芯片內的半導體裝置尺寸縮小(即，IC密度增加)時，熱管理變得越來越重要。電源密度及IC密度的增加使得PoP結構中芯片所產生的熱總量增加，而過量的熱通常會降低裝置效能，且裝置可能發生損害。

解決上述熱問題的方法之一包括提供散熱片(heat?spreader)，該散熱片與芯片進行熱接觸。然而，在PoP結構中，由于上封裝體的存在，妨礙了在上下封裝體之間放置散熱片，因此難以通過使用散熱片的方式消散下封裝體所產生的熱。

因此，有必要尋求一種新的PoP結構，能夠減輕或排除上述的問題。

發明內容

有鑒于此，本發明提出一種改良式的堆疊封裝結構。

依據本發明一實施方式，提供一種堆疊封裝結構，包括：上封裝體，包括第一基底及安裝在第一基底上的第一芯片，其中第一基底的熱導率大于70W/(m×K)；以及下封裝體，位于上封裝體下方，包括第二基底及安裝在第二基底上的第二芯片，其中第二芯片的上表面與第一基底的下表面熱接觸。

依據本發明另一實施方式，提供一種堆疊封裝結構，包括：上封裝體，包括第一基底及安裝在第一基底上的第一芯片，其中至少一個電浮置接合墊位于第一基底的下表面；以及下封裝體，位于上封裝體下方，包括第二基底及安裝在第二基底上的第二芯片，其中第二芯片的上表面與電浮置接合墊熱接觸。

本發明所提供的堆疊封裝結構，能夠達到減輕或排除堆疊封裝結構散熱的效果。

附圖說明

圖1～圖9為根據本發明實施方式的堆疊封裝結構剖面示意圖。

具體實施方式

以下說明包含了本發明實施方式的制作過程與目的。然而，應當明白這些說明是為了闡明本發明實施方式的制作與使用，并非用于限定本發明的保護范圍。在說明書及說明書附圖中，相同或相似的部件使用相同或相似的標號。此外，為了說明書附圖的簡化與便利性，放大了說明書附圖中部件的外形及厚度。另外，未在說明書及說明書附圖中描述或揭露的部件為本技術領域中慣用的部件。

請參照圖1，圖1為根據本發明實施方式的堆疊封裝(PoP)結構剖面示意圖。在本實施方式中，PoP結構包括上封裝體150及位于上封裝體150下方的下封裝體250。上封裝體150包括第一基底100及安裝在第一基底100上的第一芯片(die)102。第一基底100作為封裝基底。特別的是，第一基底100也作為下封裝體250的散熱板(heat?dissipation?plate)。在本實施方式中，第一基底100的熱導率大于70W/(m×K)，且可為硅基底。多個接觸/接合墊100a及100b分別形成于第一基底100的上表面及下表面。上述接觸/接合墊100a及100b用于第一芯片102與下封裝體250之間的電連接。第一芯片102，例如存儲器芯片，可以包括形成于其下表面的多個接觸/接合墊102a。第一芯片102可通過公知的覆晶(flip?chip)方式安裝在第一基底100上。舉例來說，第一芯片102通過位于接觸/接合墊100a與接觸/接合墊102a之間的多個凸塊106電連接至第一基底100。底膠材料104，例如環氧樹脂，填入于第一基底100與第一芯片102之間的空間，以保護上述凸塊106。