[發明專利]具有屏蔽結構的3D芯片封裝

有效

• 申請號: 201210417388.6
• 申請日: 2012-10-26
• 公開（公告）號: CN103094257B
• 公開（公告）日: 2018-09-28
• 發明（設計）人: A·伯格蒙特;U·斯瑞達;J·埃盧爾;Y-S·A·孫;E·西蒙斯
• 申請（專利權）人: 馬克西姆綜合產品公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L21/768
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 王永建

本發明公開了一種具有屏蔽結構的3D芯片封裝，該3D芯片封裝包括載體基底，所述載體基底具有形成在其中的第一腔和第二腔。第一結構在所述第一腔中至少部分地附著到所述載體基底，并且第二結構在所述第二腔中至少部分地附著到所述載體基底，其中第一和第二結構包括電子電路。屏蔽層可設置在所述載體基底與第一結構和/或第二結構之間，以使所述第一結構和/或所述第二結構以電絕緣、磁絕緣、光絕緣或熱絕緣方式的至少一種絕緣。在一些實施例中，所述屏蔽層可為用于將第一結構和第二結構介電耦合的介電屏蔽層。所述第一結構和所述第二結構可為同構或異構的。

背景技術

可利用集成到單個IC芯片中的兩層或更多層電子元件構造三維集成電路（3DIC）。這些元件可利用芯片上信號傳輸（on-chip signaling）豎直地和/或水平地通信。單片3D IC可包括在單個半導體晶圓上的多個層中建立的相關布線和電子元件，所述單個半導體晶圓隨后被切割成多個3D IC。晶圓上晶圓3D IC可包括在兩個或更多個半導體晶圓上建立的電子元件，所述兩個或更多個半導體晶圓可隨后被對齊、鍵合和切割成多個3D IC。可在鍵合之前在晶圓中建立豎直連接和/或在鍵合之后在疊堆中創建豎直連接。例如，穿透性硅通孔（TSV）可穿透有源層之間和/或有源層與外部焊墊之間的硅基底。晶圓上晶粒（die）3D IC可包括在兩個半導體晶圓上建立的電子元件。可將一個晶圓切割，并且獨立的切塊可對齊和鍵合到第二晶圓的晶粒部位上。可在鍵合之前或之后執行TSV創建。晶粒上晶粒3DIC可包括在多個切塊上建立的電子元件，可隨后將所述多個切塊對齊和鍵合。可在鍵合之前或之后完成TSV創建。

發明內容

公開了一種3D芯片封裝，其包括載體基底，所述載體基底具有形成在其中的第一腔和第二腔。第一結構（例如，晶粒、在半導體晶圓上建造的IC、離散電子元件等等）在第一腔中至少部分地附著到載體基底，并且第二結構（例如，晶粒、在半導體晶圓上建造的IC、離散電子元件等等）在第二腔中至少部分地附著到載體基底，其中第一和第二結構包括電子電路。屏蔽層可設置在所述載體基底與第一結構和/或第二結構之間，以使所述第一結構和/或所述第二結構以電絕緣、磁絕緣、光絕緣或熱絕緣方式的至少一種絕緣。在一些實施例中，所述屏蔽層可為用于將第一結構和第二結構介電耦合的介電屏蔽層。第一結構和第二結構可為同構的（例如，二者均包括數字電路或模擬電路）或異構的（例如，一個包括數字電路而另一個包括模擬電路）。

該發明內容被提供用以通過簡化的形式介紹構思的選擇，該構思的選擇在下面的詳細說明中將進一步描述。本發明內容不旨在識別要求保護的主題的關鍵特征或重要特征，也不旨在用于幫助確定要求保護的主題的范圍。

附圖說明

參照附圖描述具體實施方式。在具體實施方式和附圖中的不同實例中使用的相同的標號可指代相似或相同的對象。

圖1是根據本發明實施方式的一個實例示出3D芯片封裝的示意性橫截面側視圖，所述3D芯片封裝包括附著到載體基底上的第一和第二IC結構，其中屏蔽層設置在載體基底與第一IC結構和/或第二IC結構之間。

圖2是圖1中所示的3D芯片封裝的俯視平面圖。

圖3是根據本發明實施方式的一個實例示出形成3D芯片封裝的方法的流程圖，所述3D芯片封裝包括附著到載體基底上的第一和第二IC結構，其中屏蔽層設置在載體基底與第一IC結構和/或第二IC結構之間。

圖4是根據本發明實施方式的一個實例示出載體基底的示意性橫截面側視圖，所述載體基底包括鍍敷有屏蔽層的腔。

圖5是根據本發明實施方式的一個實例示出多個IC結構的示意性橫截面側視圖，所述多個IC結構附著到載體并鍍敷有屏蔽層。

具體實施方式

概述