[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201210415061.5
• 申請日: 2012-10-26
• 公開（公告）號: CN103779270A
• 公開（公告）日: 2014-05-07
• 發明（設計）人: 張海洋;王新鵬
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。

背景技術

在半導體技術領域中，隨著半導體制造工藝的迅速發展，半導體器件（芯片）的面積越來越小，同時，在一個半導體芯片上的半導體器件的數量也越來越多。在半導體電路中，半導體器件之間的信號傳輸需要高密度的金屬互連線，在進行金屬互連時需要進行接觸孔的刻蝕。然而，由于在半導體器件中，柵極（比如金屬柵極）與源/漏極之間一般存在高度差，這給接觸通孔刻蝕工藝帶來了極大的挑戰。

在半導體器件的工藝制程中，雙大馬士革（Dual?damascene）工藝是在局域互連時的一種常用技術手段。所謂雙大馬士革工藝，就是在介質層上刻蝕出接觸通孔并進行金屬等材料填充的一種常用技術。目前，在半導體器件制造中得到了比較廣泛的應用，并且，雙大馬士革工藝在中段制程的應用有望成為應用在20nm及以下工藝節點的主流技術。這一雙大馬士革中段制程工藝，將傳統的接觸孔（CT）與傳統的第一層金屬（M1）集成在一起。然而，金屬硅化物工藝是雙大馬士革中段制程工藝的一大挑戰，在現有技術中，在前金屬硅化物（silicide-first）工藝中，由于采用硅化物遮蔽層（SAB，即salicideblock）來實現金屬化工藝，由于空間所限（SAB會占據一定的本可以形成金屬硅化物的空間）往往很容易導致管道效應（piping?issue），造成器件不良。可見，在半導體器件制造過程中，在應用雙大馬士革中段制程工藝實現局域互連之前的相關工藝，尤其金屬硅化物工藝，成為了制約器件性能的主要因素之一。

在現有技術中，應用前述工藝的半導體器件的制造方法，一般主要包括如下步驟：

步驟E1：提供一半導體襯底，該半導體襯底包括偽柵極結構以及源極和漏極。一般而言，該偽柵極結構包括多晶硅偽柵極以及偽柵極側壁。

步驟E2：在所述半導體襯底上沉積硅化物遮蔽材料薄膜，并通過光刻、刻蝕等工藝形成硅化物遮蔽層（SAB）的圖形。

步驟E3：以所述SAB為掩膜進行金屬硅化工藝處理，在半導體襯底的源極和漏極位置形成金屬硅化物（NiSi）。

步驟E4：進行應力臨近技術（SPT）。

步驟E5：沉積接觸孔刻蝕阻擋層（CESL）。

步驟E6：沉積層間介電層（ILD）并進行CMP處理。

步驟E7：形成金屬柵極。

前述步驟E1至E7，完成了應用雙大馬士革中段制程工藝實現局域互連之前的相關工藝，然后，則可以進行雙大馬士革中段制程工藝，以實現局域互連。

在這一半導體器件的制造方法中，由于采用硅化物遮蔽層（SAB）來實現金屬化工藝，由于空間所限（SAB會占據源極和漏極上方的一定的開口空間），很容易導致源極和漏極無法充分金屬化，進而往往很容易導致管道效應（piping?issue），造成器件不良。因此，需要提出一種新的半導體器件的制造方法，以保證雙大馬士革中段制程工藝的實現，提高半導體器件的良率。

發明內容

針對現有技術的不足，本發明提供了一種半導體器件的制造方法，該方法包括如下步驟：

步驟S101：提供半導體襯底，所述半導體襯底上形成有源極、漏極、偽柵極和偽柵極側壁；

步驟S102：對所述半導體襯底進行應力臨近技術處理，去除部分所述偽柵極側壁；

步驟S103：在所述半導體襯底上形成接觸孔刻蝕阻擋層；

步驟S104：刻蝕所述接觸孔刻蝕阻擋層以在所述源極和漏極的上方形成開口；

步驟S105：對所述半導體襯底進行金屬化以在所述源極和漏極上形成金屬硅化物。

其中，優選的，所述源極和漏極為抬升的源極和漏極。

其中，在所述步驟S102中，去除所述偽柵極側壁遠離所述半導體襯底的部分，保留所述偽柵極側壁位于所述偽柵極與所述源極之間以及所述偽柵極與所述漏極之間的部分。

進一步的，保留的所述偽柵極側壁位于所述偽柵極與所述源極之間以及所述偽柵極與所述漏極之間的部分的高度與所述抬升的源極和漏極的高度相同。

其中，在所述步驟S102中，在進行應力臨近技術處理時，采用干法刻蝕。

其中，在所述步驟S103中形成的所述接觸孔刻蝕阻擋層為雙應力襯墊或單應力襯墊。

其中，所述步驟S?104包括：

步驟S1041：在所述接觸孔刻蝕阻擋層的上方形成圖形化的光刻膠，所述圖形化的光刻膠覆蓋所述半導體襯底除所述源極和漏極以外的區域；